Exame Tipo Arquitectura de Computadores

1. Qual o papel do "assemblador" na compilação de um programa ?

a) traduzir o código assembly para código binário

b) traduzir o código C para código assembly

c) ligar os módulos de um programa binário

2. Qual o número real representado em vírgula flutuante (32 bits) pela sequência: 10111111000100000000000000000000 ?

a) 0.5625

b) 1.25

c) -0.5625

3. Quando ocorre underflow numa adição em vírgula flutuante (32 bits) ?

a) quando o expoente é negativo

b) quando o expoente está entre -127 e 128

c) quando a soma dos expoentes é inferior a -127

4. Em que consiste o modo "imediato" ?

a) um dos operandos da instrução é uma constante -- número ou endereço

b) a instrução é executada imediatamente

c) os operandos e o resultado da instrução são valores em registos

5. O que são transistores ?

a) são "interruptores" mecânicos que controlam o fluxo de um sinal eléctrico

b) são "interruptores" que controlam o fluxo de um sinal eléctrico mediante a aplicação de corrente eléctrica

c) são periféricos utilizados em processamento de ondas de rádio

6. O que é uma rotina de microcódigo ?

a) rotina implementada em hardware (ROM) que controla as linhas de informação para uma dada instrução

b) rotina implementada em poucas linhas de código

c) rotinas que permitem a execução das instruções mais simples do processador

7. Na equação de performance quais os três factores de que depende o tempo de execução de um programa num dado cpu ?

a) número de instruções do programa, número de ciclos por instrução e frequência de relógio do sistema

b) velocidade do cpu, velocidade da cache L2 e programa

c) número de instruções do programa, velocidade da cache L2 e frequência de relógio do sistema

8. Qual a principal vantagem da técnica de pipelining relativamente a uma arquitectura de ciclo único ?

a) simplifica a implementação em hardware

b) aumenta a velocidade de execução das instruções individuais

c) aumenta o número de instruções executadas por ciclo ("throughput")

9. Uma técnica que permite resolver eficientemente conflitos provocados por dependências de dados entre instruções numa pipeline é:

a) parar a pipeline até que os resultados necessários à instrução  fiquem disponíveis no conjunto de registos do cpu

b) passagem de valores entre os registos da pipeline: "forwarding"

c) executar as instruções em causa em paralelo (em pipelines distintas)

10. Algumas das vantagens de uma arquitectura CISC são:

a) hardware mais simples e com melhor performance

b) suporte em hardware para programação em alto nível, programas mais pequenos, compiladores mais simples

c) conjunto de instruções mais pequeno e código mais simples de optimizar

11. Algumas das características de uma arquitectura RISC são:

a) programas mais pequenos, compiladores mais simples

b) grande número de registos, utilização de pipelining

c) grande variedade de instruções de assembly e de modos de endereçamento

12. A execução superescalar distingue-se da escalar por:

a) executar várias instruções em paralelo em pipelines distintas

b) executar várias instruções em estágios diferentes na mesma pipeline

c) executar instruções em sequência a uma velocidade superior

13. Qual a diferença entre uma operação escalar e uma operação vectorial ?

a) uma operação vectorial consiste na execução de um vector de instruções em paralelo

b) numa operação vectorial um conjunto de instruções é aplicado em simultâneo a um mesmo valor; numa operação escalar  aplica-se apenas uma instrução de cada vez ao valor

c) uma operação vectorial é aplicada a um conjunto de valores  em simultâneo; uma operação escalar aplica-se apenas a um valor de de cada vez

14. Qual a importância de manter um "hit-rate" elevado na cache L2 ?

a) minimizar as perdas de performance provocadas por acessos a informação na memória

b) evitar sobrecarregar a cache L1 no cpu

c) minimizar as perdas de performance, maximizando o número de acessos bem sucedidos à memória

15. Defina: largura de banda da memória RAM

a) o número de pinos em cada módulo de memória (SIMM/DIMM/RIMM)

b) o maior número de bits que podem passar em simultâneo entre a memória e a cache L2

c) o número de bytes transferidos por unidade de tempo entre a  memória e a cache L2

16. De que forma é que a técnica de "interleaving" influencia as operações de acesso à memória.

a) melhora a performance mantendo posições de memória contíguas no mesmo banco de memória

b) acede alternadamente a bancos de memória distintos permitindo minimizar o impacto do tempo de ciclo da memória

c) aumenta a quantidade de memória disponível comprimindo a  informação aí residente

17. Qual o tamanho do maior programa que pode ser executado numa arquitectura de 32 bits, sem memória virtual, e com 128Mb de memória física ?

a) 4 Gbytes (2^32 bytes)

b) 128 Mbytes

c) 512 Mbytes (2^32 bits)

18. O espaço de endereçamento de um processo (programa + dados) está dividido em várias páginas de memória virtual. Onde se encontram  essas páginas antes de executar o processo pela primeira vez ?

a) na cache L2

b) num dos periféricos de armazenamento persistente de informação  (disco/cdrom/...)

c) na memória RAM

19. Qual a importância da cache TLB na performance das operações com a memória ?

a) minimizar o número de "cache-misses" na cache L2

b) optimizar a conversão de endereços virtuais em endereços físicos (na memória RAM)

c) minimizar o número de transferências entre as caches L1 e L2

20. Defina largura de um bus.

a) largura em microns (10^-6 m) de uma linha de dados do bus

b) o maior número de bits que podem passar em simultâneo nas linhas de dados do bus

c) o maior número de bits transferidos por unidade de tempo na linhas de dados do bus

21. Quem controla a frequência interna de funcionamento de um cpu ?

a) o próprio cpu e a velocidade do bus "memória-cpu"

b) o BIOS e o sistema operativo

c) um circuito "multiplicador" e a velocidade do bus "memória-cpu"

22. Como é que os periféricos nas slots PCI pedem ao cpu para realizar uma operação de I/O ?

a) emitindo um Interrupt ReQuest (IRQ)

b) tornando-se bus master e bloqueando os outros periféricos

c) acedendo directamente à memória através de um controlador DMA

23. De que forma o standard PCI veio simplificar a implementação de hardware "plug & play" ?

a) eliminando a necessidade de IRQs

b) fixando estaticamente no hardware os IRQs para cada controlador PCI

c) permitindo a atribuição dinâmica e partilhada de IRQs entre os controladores PCI

24. Qual a função do BIOS de um computador ?

a) permitir ao cpu a verificação do hardware e iniciar o processo de boot do sistema operativo

b) permitir ao cpu a verificação do hardware e carregar os programas do utilizador para a memória

c) permitir carregar mais do que um sistema operativo

25. O que caracteriza um bus IDE.

a) operações de I/O realizadas em paralelo

b) permitir no máximo dois discos num só controlador

c) possibilidade de ligar periféricos distintos como discos, cdroms, zips, scanners, num mesmo controlador

26. Num disco rígido, um cilindro é:

a) o hardware que controla a cabeça de leitura

b) conjunto de todas as pistas que ficam à mesma distância do centro dos pratos do disco

c) conjunto de todos os sectores que ficam à mesma distância do centro de um dos pratos do disco

27. Qual a função principal da placa gráfica ?

a) fazer o processamento 2D/3D da imagem guardada na memória vídeo e enviar um sinal com a imagem para o monitor

b) acelerar o processamento de gráficos 3D em jogos

c) copiar parte da memória vídeo para a memória principal onde é actualizada pelo cpu

28. "Desassemble" o seguinte código assembly para uma um bloco de código em C.
 

	ADDI R1, R0, 0
	ADDI R2, R0, 0
	ADDI R3, R0, 30
	ADDI R4, R0, 100
Loop:	BGE R2,R3, Exit
	ADDI R1, R1, R2
	BGT R1, R4, Exit
	ADDI R2, R2, 1
	J Loop
Exit:

29. Descreva o fluxo de informação durante a execução de uma instrução "load" na seguinte arquitectura.

30. Quantas unidades funcionais (de execução) existem na seguinte arquitectura, e qual o máximo número de instruções que pode ser executado por ciclo ?

a) 6 unidades funcionais / 4 instruções por ciclo

b) 6 unidades funcionais / 6 instruções por ciclo

c) 7 unidades funcionais / 4 instruções por ciclo