ネットワークレイテンシ縮めるにはどうすればいいか考えてたときにひょっとしたら「CBEならできんじゃね？」とか思って、つまり、NICから直接SPEのLSに入れて、SPEからNICのレジスタ叩けば、DRAMのレイテンシも存在しないTCP/IPアプリケーションが作れるのではないかと思ったんですよね。 まあ、実験環境ないのでそう思った以上のことは無いけど… そのついでに、どのぐらいCBEがよく考えられていたか書いてもいいかなと思ったので書いておく。 (個人的に、Cellという表記/呼びかたはなんかあまり好きではなくて、Cell/B.E.もしくは、CBEと呼ぶので、以下、CBEはそういう意味で読んでほしい) はじめに CBEがあんまり普及しなかったとか、半導体業界の背景とか色々あって、多分新規アーキテクチャで世界制覇目指すとかやるのはCBEが最後になる可能性があるし(狭い部分では新規アーキテクチャと
What Every Programmer Should Know About Memory Ulrich Drepper Red Hat, Inc. drepper@redhat.com November 21, 2007 Abstract As CPU cores become both faster and more numerous, the limiting factor for most programs is now, and will be for some time, memory access. Hardware designers have come up with ever more sophisticated memory handling and acceleration techniques–such as CPU caches–but these canno
i8080の後継を目指したiAPX 432 CPU黒歴史2回目でご紹介するのは、インテルの歴史の中ではかなり古い方に属する「Intel 432」チップである。正式名称は「Intel iAPX 432」で、iAPXとは「Intel Advanced Processor architecture」を意味する。発表は1981年で、少なくとも100セットのiAPX 432を搭載したシステムがあったことは確認されている。 iAPX 432の開発が始まったのは1975年のこと。当時は「Intel 8800」という名前で開発されていた。名前からもわかるとおり、これは「Intel 8080」の後継となることを想定したプロセッサーだった(関連記事)。当時、インテルは競合メーカーであったモトローラ「6800」や、ザイログ「Z80」との戦いに追われていた。しかもこれらのメーカーは、次世代向けに「68000」とか
富士通研究所は3月13日、携帯電話や電子機器のCPUなどで広く使われているARMコアを利用したシステムを対象に、シミュレーション実行時にハードウェア上での動作を実時間精度で忠実に再現(サイクル動作)できる、超高速シミュレーション技術を開発したことを発表した。同技術の詳細は、3月12日からドイツ・ドレスデンで開催される国際会議「DATE 2012(Design, Automation & Test In Europe)」にて発表された。 ARMコアを用いたシステムの開発は近年、飛躍的に複雑になっており、システムの動作が設計通りであるかの事前検証や、OSやアプリケーションなどのソフトウェア開発において、より高速かつ、よりハードウェアに忠実で精度の高いシミュレーションの技術が求められている。 今回、シミュレーションの高速実行基盤であるJITコンパイル方式をベースにサイクル動作シミュレーションを低
現在のIntelのCore iシリーズのプロセサはSandy Bridgeアーキテクチャであるが、その次のIvy Bridgeアーキテクチャのプロセサが、数か月以内に登場すると見られている。Ivy Bridgeでは256bit幅でSIMD演算を行うAVX命令が追加される。このAVX命令などのIntelアーキテクチャを拡張する命令の使い方を記述した"Intel Architecture Instruction Set Extensions Programming Reference"というドキュメントが公開された。 AVX命令は以前にも情報が公開されているのであるが、このドキュメントが注目されるのは、その8章に"Transaction Synchronization Extensions(TSX)"という章が入っている点である。そして、Intelのブログで、このトランザクションメモリ機能はI
Intel がユーザーが CPU をオーバークロックをして壊した場合に交換を受けれるTuning Protection Planという新しい保証を始めたようだ。 Intel の CPU を BOX で買うと規定内で使うなら○年の保証が付いてくるが、これはオーバークロックすると規定外の使い方となり保証外となる。Tuning Protection Plan はこの規定外の使い方で CPU がダメになった場合は同型の CPU を 1 回だけ交換してくれるようだ。 今のところこの保証が付けられるのは以下の CPU だけ。また Intel 指定サイトから購入する必要がある。 Core i5-2500K Core i7-2600K Core i7-2700K Core i7-3930K Core i7-3960K 最近の Intel CPU は Turbo Boost などのために内部で状態監視を行っ
このガイドは、インテル コーポレーションが提供するガイド「Intel Guide for Developing Multithreaded Applications」(http://software.intel.com/en-us/articles/intel-guide-for-developing-multithreaded-applications/) の日本語参考訳です。 編集注記: 本記事は、2011 年 5 月 4 日に公開されたものを、加筆・修正したものです。 この記事は、体系的および段階的な最適化フレームワークを通じて、アプリケーション・コードのパフォーマンスを最大限に活用する、開発者をサポートするインテル® Modern Code 開発者コミュニティーのドキュメントの一部です。この一連の記事では並列化に注目します。 第 1 章 – アプリケーションのスレッド化 並列パフォ
北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.) Computex 2011: Intel Mentions Haswell Will Support "Multiple OSes", But Why?（AnandTech） Intel EVP talks Haswell 22nm 2013（Fudzilla） 「“Haswell”はマルチOSに対応する」 これはIntelのMooly Eden氏が“Haswell”の特徴として語った言葉だ。 “SandyBridge / IvyBridge”あるいはこれ前のIntelのCPU群はいずれも複数種のOSに対応できる。では、何故これが今まで特徴として挙げられてこなかったのか、あるいは“Haswell”で特徴として挙げられたのか。 おそらくWindowsとOS Xがどちらも動作
Intelが発表した「3次元トライゲート・トランジスタ」って何だ？ 「Ivy Bridgeの性能を大きく引き上げる技術」の正体に迫る ライター：本間 文 22nmプロセス技術を採用し，立体構造となる3次元トライゲート・トランジスタ 米国時間の2011年5月4日，Intelは，3次元構造を採用した新型トランジスタ「3-D Tri-Gate transistors」（3次元トライゲート・トランジスタ，以下日本語表記）を発表した。別途お伝えしているとおり，22nmプロセス技術を採用して製造される次期主力CPU「Ivy Bridge」（アイヴィブリッジ，開発コードネーム）の量産に利用される予定だ。 3次元トライゲート・トランジスタは，2002年の時点でIntel Researchが研究開発成果を公表していたもの。簡単にいうと，電流を制御するゲートの構造を従来の2次元から3次元へ移行させることで，漏
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く