「Clock synchronization」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To reduce current consumption by decreasing the number of times of supplying a clock for synchronization.例文帳に追加

同期用のクロックの供給回数を減らして、消費電流を削減する。 - 特許庁

Each constitution of the sequence control part 50 operates in synchronization with a clock signal 28.例文帳に追加

シーケンス制御部５０の各構成は、クロック信号２８に同期して動作する。 - 特許庁

To easily perform clock synchronization on a transmission side and a reception side in a streaming system.例文帳に追加

ストリーミングシステムで送信側と受信側とでクロック同期を容易に取ること。 - 特許庁

To generate a clock signal (PCMCLK) and a synchronization signal (PCMSYNC), capable of avoiding overflow and underflow.例文帳に追加

オーバフロー、アンダーフローを回避できるクロック信号（PCMCLK）、同期信号（PCMSYNC ）を生成する。 - 特許庁

WIRELESS TRANSMITTING DEVICE, WIRELESS RECEIVING DEVICE, CLOCK SYNCHRONIZATION METHOD, AND WIRELESS COMMUNICATION SYSTEM例文帳に追加

無線送信装置、無線受信装置、クロック同期方法および無線通信システム - 特許庁

A clock gating control circuit 40 imparts a synchronization clock CLK2a to the synchronization register 20 only when discordance between input data and output data of the synchronization register 20 occurs, and a clock gating control circuit 50 imparts a synchronization clock CLK2b to the synchronization register 30 only when discordance between input data and output data of the synchronization register 30 occurs and when a bit width designation signal BT8 is in an L level.例文帳に追加

クロックゲーティング制御回路４０は、同期化レジスタ２０の入力データおよび出力データの不一致が発生したときのみ同期化クロックＣＬＫ２ａを同期化レジスタ２０に与え、クロックゲーティング制御回路５０は、ビット幅指定信号ＢＴ８がＬレベルであり、同期化レジスタ３０の入力データおよび出力データの不一致が発生したときのみ同期化クロックＣＬＫ２ｂを同期化レジスタ３０に与える。 - 特許庁

The clock tree circuit is provided with: a first clock tree cell installed in the poststage of a clock signal introducing terminal; a second clock tree cell installed in the poststage of the first clock tree in the prestage of the clock synchronization circuit; and a clock ramification point installed in the prestage of the second clock tree cell.例文帳に追加

クロックツリー回路は、クロック信号導入端の後段に設けられた第一のクロックツリーセルと、クロック同期回路の前段でかつ第1のクロックツリーセルより後段に設けられた第二のクロックツリーセルと、第二のクロックツリーセルの前段に設けられたクロック分岐点とを備える。 - 特許庁

The synchronization unit 13 generates a correcting signal to correct the clock S_1, based on the clock S_1 generated at the clock generating unit 8 and the time-synchronization signal supplied from the GPS receiving unit 12.例文帳に追加

同期部１３は、クロック発生器８で発生されたクロックＳ_1とＧＰＳ受信部１２から供給された時刻同期信号とに基づき、クロックＳ_1を補正するための補正信号を生成する。 - 特許庁

To provide a data synchronization circuit, where data can be outputted synchronously with a clock signal without the need for a data strobe signal, a transmission clock and a reception clock and to provide a multi-bank memory unit which includes the synchronization circuit.例文帳に追加

データストローブ信号、伝送クロック及び受信クロックを必要とせずにクロック信号に同期するデータを出力できるデータ同期化回路及びこれを含むマルチバンクメモリ装置を提供すること。 - 特許庁

To provide a synchronization clock generating circuit and a synchronization clock generating device, having a small scale circuit configuration that copes with a clock signal over a wide range, and simultaneously realize synchronism with high accuracy.例文帳に追加

小規模の回路構成で広範囲の周波数帯域のクロックに対応し、かつ高精度な同期性を同時に実現するような同期クロック発生回路および同期クロック発生装置を提供する。 - 特許庁

The network synchronization device 113 sends clock paths 141, 142 of the clock CL3 respectively to network synchronization devices 112, 114 and sends an E system selection signal to select an E system transmission line as an active system of the clock path to the network synchronization device 112.例文帳に追加

網同期装置１１３はクロックＣＬ３のクロックパス１４１、１４２をそれぞれ網同期装置１１２、１１４に送出すると共に、網同期装置１１２にクロックパスの運用系としてＥ系伝送路を選択するＥ系選択信号を送出する。 - 特許庁

The synchronization detection circuit 6 compares the variable frequency division clock 101 with the VCO frequency division clock 501 to detect a synchronization state of the clock phase locked loop circuit and to provide an output of a synchronization detection result 601 to the automatic selection circuit 7.例文帳に追加

同期検出回路６は、可変分周クロック１０１とＶＣＯ分周クロック５０１とを比較することによりクロック位相同期回路の同期状態を検出して、同期検出結果６０１を自動選択回路７に出力する。 - 特許庁

To securely fetch a signal being supplied in synchronization with a wide range of clock from a low to high speed by synthesizing the output of a plurality of input buffers fetching an input signal in synchronization with a plurality of internal clocks with different phases by dividing a supply clock.例文帳に追加

高周波数の同期クロックに対しても、確実に入力信号を取り込むことができる入力バッファを有する集積回路装置を提供する。 - 特許庁

To provide a horizontal synchronization clock generator and a horizontal synchronization clock generating method that can control a response speed in detail in response to a jitter quantity of a horizontal synchronizing signal.例文帳に追加

水平同期信号のジッタ量に応じてきめ細かく応答速度を制御可能とした水平同期クロック生成装置及び水平同期クロック生成方法を提供する。 - 特許庁

To realize the phase synchronization of a clock signal from each frequency divider with a simple circuit constitution.例文帳に追加

簡単な回路構成で各分周器からのクロック信号の位相同期を図る。 - 特許庁

NETWORK SYNCHRONIZATION AND NON-HIT CLOCK SWITCHING SYSTEM IN BUS CONNECTION EXTENSION SYSTEM例文帳に追加

バス接続拡張方式におけるネットワーク同期および無瞬断クロック切替方式 - 特許庁

Information used for past clock synchronization between base stations during location measurement for a terminal in an asynchronous system between base stations is utilized for present clock synchronization between the base stations during location measurement.例文帳に追加

基地局間非同期システムにおける端末の位置測定時の基地局間の時計合せに、過去の位置測定時の基地局間の時計合せに用いた情報を利用する。 - 特許庁

When a clock for achieving synchronization is disconnected, the serial memory 11 may be restarted.例文帳に追加

同期を採るためのクロックが断になったときシリアルメモリ１１を再起動してもよい。 - 特許庁

Synchronization is performed by internal clock signals, and all internal clock signals are generated from a single delay feedback loop.例文帳に追加

同期化は内部クロック信号によって実行され、内部クロック信号全部が単一の遅延フィードバックループから生成される。 - 特許庁

Thus, the device is adaptive to a secular change in the reference clock and a voltage- controlled oscillator and can stably output a synchronization clock.例文帳に追加

このため、基準クロックや電圧制御発振器の経時変化に対応でき、安定して同期クロックを出力できる。 - 特許庁

To provide a completely new clock control circuit and its method to enable phase synchronization with an external clock without taking feedback structure.例文帳に追加

帰還構成をとらずに、外部クロックに位相同期可能とした、全く新規なクロック制御回路及び方法の提供。 - 特許庁

The shift registers successively shift data in synchronization with a clock signal B from the succeeding rising of a clock signal B.例文帳に追加

シフトレジスタ２１〜２Ｎは、クロック信号Ｂの次の立ち上がりからクロック信号Ｂに同期して順次データをシフトする。 - 特許庁

This reproducing device having a clock synchronization type arithmetic part 12, a clock generating part 11 for generating the clock, and an output buffer 13 is provided with a clock generation control part 10.例文帳に追加

クロック同期式の演算部１２と、そのクロックを発生するクロック生成部１１と、出力バッファ１３とを有する再生装置に対して、クロック生成制御部１０を設ける。 - 特許庁

A control part uses an over-sampling clock signal generated by a clock signal generator for synchronization, and records also a clock signal generated by the clock signal generator of an information providing apparatus as data.例文帳に追加

制御部は、クロック信号ジェネレータが生成したオーバサンプリングクロック信号を用いて、同期を取り、情報提供装置のクロック信号ジェネレータが生成したクロック信号もデータとして記録する。 - 特許庁

A master server 130 performs time synchronization between transmission terminals 110L and 110R using IEEE1588 clock synchronization protocol.例文帳に追加

マスタサーバ１３０は、ＩＥＥＥ１５８８のクロック同期プロトコルを使用して、送信端末１１０Ｌ，１１０Ｒの時間同期をとる。 - 特許庁

The network synchronization devices A4, B6, C8 select the active system to receive the master clock signal supplied by the network synchronization device M2.例文帳に追加

網同期装置Ａ４，Ｂ６，Ｃ８が、網同期装置Ｍ２が供給するマスタクロック信号を現用系側を選択して受け取る。 - 特許庁

A bus slave 121 fetches the synchronization signal transmitted from the re-timing part 112 in synchronization with the reference clock signal, and stores the fetched synchronization signal into a storage part 122.例文帳に追加

バススレーブ１２１は、リタイミング部１１２から送信された同期信号をその基準クロック信号に同期して取り込み、その取り込んだ同期信号を記憶部１２２に格納する。 - 特許庁

The OLT9 has a clock reception and distribution part 15 which receives the reference clock signal for synchronization generated by a reference clock source 7 on the station side, generates a clock signal with predetermined frequency synchronized with the reference clock signal for synchronization and distributes the clock signal and a PON interface part 16 which generates a transmission signal synchronized with the clock signal distributed from the clock reception and distribution part 15.例文帳に追加

ＯＬＴ９は、局側の基準クロック源７で生成された同期用基準クロック信号を受信し、同期用基準クロック信号に同期した所定の周波数を有するクロック信号を生成し、分配するクロック受信分配部１５と、クロック受信分配部１５から分配されたクロック信号に同期した送信信号を生成するＰＯＮインタフェース部１６とを備える。 - 特許庁

Then the signal is transmitted, in synchronization with a clock signal using the transmission path 10.例文帳に追加

そして、クロック信号に同期させながら、伝送経路１０を用いて送信（伝送）する。 - 特許庁

A frequency divider 32 generates a synchronization clock signal 26 to be supplied to a transmitter 21.例文帳に追加

分周部３２は、同期用クロック信号２６を生成して送信機２１に与える。 - 特許庁

To provide a timing recovery circuit wherein configuration is simplified and the shift of a synchronization clock is reduced.例文帳に追加

構成を簡易にし、同期クロックのずれを小さくしたタイミングリカバリー回路を提供する。 - 特許庁

To achieve clock synchronization resistant to network failures in a node device.例文帳に追加

ノード装置において、ネットワークの障害に対して強いクロック同期を取ることを目的とする。 - 特許庁

To provide a clock recovery circuit which overcomes the problem that frame synchronization is not obtained from an OFDM signal which contains an interference signal.例文帳に追加

妨害信号を含むＯＦＤＭ信号からフレーム同期を得ることができない。 - 特許庁

CLOCK REGENERATION METHOD FOR LOW-ORDER GROUP SIGNAL IN PULSE STUFFING SYNCHRONIZATION SYSTEM AND CIRCUIT THEREFOR例文帳に追加

パルススタッフ同期方式における低次群信号のクロック再生方法および回路 - 特許庁

To make a pulse waveform proportional to an optional pulse width of an input to perform shift operation by clock synchronization.例文帳に追加

入力の任意のパルス幅に比例したパルス波形をクロック同期でシフト動作させる。 - 特許庁

This optical disk drive has a mark for clock synchronization and a recordable data part on tracks.例文帳に追加

トラック上にクロック同期用マークと記録可能なデータ部を有する光ディスク装置である。 - 特許庁

Thus, phase synchronization is attained, prior to initialization of the frequency of the recovery clock signal.例文帳に追加

これにより、再生クロック信号の周波数を初期化する前に位相同期が図られる。 - 特許庁

SYSTEM ARCHITECTURE AND METHOD FOR SYNCHRONIZATION OF REAL-TIME CLOCK IN DOCUMENT PROCESSING SYSTEM例文帳に追加

文書処理システム内のリアルタイムクロックを同期させるシステムアーキテクチャおよび同期方法 - 特許庁

A clock part 23 performs clocking in synchronization with 1PPS signal from a standard time source.例文帳に追加

時計部２３は、標準時刻源からの１ＰＰＳ信号に同期して計時を行う。 - 特許庁

VCO is a clock generator for adjusting synchronization between both generators and timing between both detectors.例文帳に追加

ＶＣＯは両ジェネレータの同期と両検出器のタイミングをとるクロック発生器である。 - 特許庁

Further, communication apparatuses each employing the semiconductor integrated circuit can prevent synchronization deviation by carrying out communication synchronously with the reference clock.例文帳に追加

また、この基準クロックに同期して通信を行うことで同期のずれを防止する。 - 特許庁

A system for determining a synchronization error according to the present techniques generates a timing message in response to a master clock (30) and includes an error measurement circuit (72) that determines a synchronization error for a local clock in response to the timing message such that the synchronization error includes a fraction of a period of the local clock.例文帳に追加

この技術により、同期誤差を決定するシステムは、マスタクロック(30)に応じてタイミングメッセージを生成し、そのタイミングメッセージに応じて同期誤差がローカルクロックの周期のフラクションを含むようにローカルクロックの同期誤差を決定する誤差測定回路（72）を含む。 - 特許庁

When a DCS clock which is a clock synchronization reference is supplied to a clock synchronizer 10 through a cable, a clock extract section 12 generates an extracted clock by extracting the leading or trailing pulse edge of the DCS clock.例文帳に追加

クロック同期装置１０に対してクロックの同期基準となるＤＣＳクロックがケーブルを介して供給されると、クロック抽出部１２でＤＣＳクロックの立ち上がり又は立ち下がり部分のパルスエッジを抽出した抽出クロックを生成する。 - 特許庁

The present invention relates to techniques for determining a synchronization error of a local clock (52) by deriving fractional clock period error information.例文帳に追加

部分的クロック周期誤差情報を導出することによってローカルクロック(52)の同期誤差を決定する技術を開示する。 - 特許庁

The present invention provides a clock/data reproduction circuit that receives an input signal including the preamble and data, and reproduces synchronization of a clock and data.例文帳に追加

プリアンブルとデータとを含む入力信号を受けて、クロックとデータの同期を再生するクロックデータ再生回路を設ける。 - 特許庁