「gate region」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

The p-type region A is formed so as to cover the base corner of a gate polycrystalline silicon layer 8.例文帳に追加

また、ｐ型領域４はゲート用多結晶シリコン層８の底部角を覆うように形成する。 - 特許庁

A lamination gate composed of the first conductive layer and second conductive layer is formed on the active region.例文帳に追加

アクティブ領域の上部に第１導電層と第２導電層との積層ゲートを形成する。 - 特許庁

A p-type drain layer 5 is formed in a substrate 1 through a gate oxide film 4A in a region for forming the high voltage transistor, and a gate electrode 6A having a function of a gate electrode and a dummy gate electrode 6B are simultaneously formed on the gate oxide film 4A.例文帳に追加

高耐圧トランジスタを形成する領域に、ゲート酸化膜４Ａを介して基板１内にＰ−型ドレイン層５を形成し、当該ゲート酸化膜４Ａ上にゲート電極として機能を有するゲート電極６Ａ、ダミーゲート電極６Ｂを同時に形成する。 - 特許庁

Moreover, a gate oxide film 13 is formed on the surface of the layer 3 between the regions 9 and 10, a polysilicon layer 14 is formed on the film 13 and an insulated-gate transistor, which uses the region 9 as its source region and uses the region 10 as its drain region, is formed in the one element region.例文帳に追加

また、Ｐ^+ ベース領域９、Ｐ^+ 過剰キャリア除去用領域１０の間のＮ^- 層３の表面にゲート酸化膜１３が形成され、その上にポリシリコン層１４が形成されて、Ｐ^+ ベース領域９をソース領域としＰ^+ 過剰キャリア除去用領域１０をドレイン領域とする絶縁ゲート型トランジスタが形成されている。 - 特許庁

The semiconductor device has at least one thin-film transistor having a channel region 113n, a semiconductor layer having a crystalline region including a source region and a drain region 112, a gate insulating film 107 provided between a gate electrode 108n and a channel region, and an interlayer insulating film 117 on the semiconductor layer.例文帳に追加

半導体装置は、チャネル領域１１３ｎ、ソース領域およびドレイン領域１１２を含む結晶質領域を備えた半導体層と、ゲート電極１０８ｎとチャネル領域との間に設けられたゲート絶縁膜１０７と、半導体層上の層間絶縁膜１１７とを有する少なくとも１つの薄膜トランジスタを備える。 - 特許庁

A semiconductor device 1 comprises: source metal embedded in a source contact groove penetrating through a source region 4 to reach a channel region 5; and a gate insulating film 8 formed on a side wall of a gate trench 7 formed so as to penetrate through the source region 4 and the channel region 5, and reach a drain region 6.例文帳に追加

半導体装置１は、ソース領域４を貫通してチャネル領域５に達するソースコンタクト溝内に埋め込まれたソースメタルと、ソース領域４およびチャネル領域５を貫通してドレイン領域６に達するように形成されたゲートトレンチ７の側壁に形成されたゲート絶縁膜８とを含む。 - 特許庁

The first transistor 201 and the second transistor 202 are formed in the well of a semiconductor substrate; the first transistor 201 includes a single poly floating gate 306, a first drain region 302, and a first source region; and the second PMOS transistor 202 has a single poly-selection gate and a second source region; and the first source region of the first transistor is set as the drain region of the second transistor.例文帳に追加

第一トランジスター２０１は単一ポリフローティングゲート３０６と、第一ドレイン領域３０２と第一ソース領域とを含み、第二ＰＭＯＳトランジスター２０２は単一ポリ選択ゲートと第二ソース領域とを含み、第一トランジスターの第一ソース領域は第二トランジスターのドレイン領域とされる。 - 特許庁

A display device 1 has a structure in which a gate electrode 14 is provided via a gate insulation film 13 in a selective region (a channel region 12A) on a semiconductor layer 12 composed of an oxide semiconductor, and a source and drain electrode layer 16 electrically connected to a region (a source and drain connection region 12B) adjacent to the channel region 12A.例文帳に追加

表示装置１は、酸化物半導体よりなる半導体層１２上の選択的な領域（チャネル領域１２Ａ）に、ゲート絶縁膜１３を介してゲート電極１４が設けられ、そのチャネル領域１２Ａに隣接する領域（ソース・ドレイン接続領域１２Ｂ）にソース・ドレイン電極層１６が電気的に接続される。 - 特許庁

To form a bipolar transistor and an insulated-gate transistor in one element region to dispense with an electrical wiring to connect both transistors of the bipolar transistor and the insulated-gate transistor with each other.例文帳に追加

１つの素子領域にバイポーラトランジスタと絶縁ゲート型トランジスタを形成して、両トランジスタを接続する電気配線を不要とする。 - 特許庁

To provide manufacturing method which distances an extension region from a gate end so as to elongate an effective gate length and to narrow a pitch without increasing processing steps.例文帳に追加

工程を増加することなく、エクステンション領域をゲート端から遠ざけ、実効ゲート長の拡大を図ると同時に、狭ピッチ化に対応する。 - 特許庁

The first conductivity type semiconductor region is provided below a portion in an upper part of the gate trench which protrudes in a lateral direction relative to a lower part of the gate trench.例文帳に追加

第１導電形半導体領域は、ゲートトレンチの上部における下部よりも横方向に突出した部分の下に設けられている。 - 特許庁

A cut portion 33 is formed in a border region BR between the N-type and P-type gate portions on a side surface 31 of the gate electrode 30.例文帳に追加

ゲート電極３０の側面３１には、Ｎ型及びＰ型ゲート部分の境界領域ＢＲに切り欠き部３３が設けられている。 - 特許庁

In an LDD region 108, there are two parts that overlap and do not overlap with the gate electrode 105 via a gate insulating film 103.例文帳に追加

ＬＤＤ領域１０８はゲート電極１０５にゲート絶縁膜１０３を介して重なる部分と重ならない部分とを有している。 - 特許庁

By extending an element separation region 4 along the gate electrode 2, occurrence of failure is prevented at a gate insulating film by the gettering effect.例文帳に追加

また、ゲート電極２に沿って素子分離領域４を延在させることで、ゲッタリング効果によりゲート絶縁膜における欠陥の発生を防ぐ。 - 特許庁

The gate pattern includes a first oxide film and an electrode on the active region and a gate electrode extends onto the element isolation insulating film.例文帳に追加

ゲートパターンは、活性領域上においては、第１の酸化膜と電極とを含み、ゲート電極が素子分離絶縁膜の上まで延在する。 - 特許庁

To prevent separating an external well from a well of a cell region by a trench gate electrode, while suppressing an increase in gate resistance.例文帳に追加

ゲート抵抗の増大を抑制しつつ、外部ウェルがトレンチゲート電極によってセル領域のウェルから分断されてしまうことを抑制する。 - 特許庁

To provide a split-gate flash memory device preventing misalignment of active region and a floating gate electrode, and to provide its manufacturing method.例文帳に追加

アクティブ領域及びフローティングゲート電極のミスアラインを防止することができるスプリットゲート型フラッシュメモリ素子及びその製造方法を提供する。 - 特許庁

Furthermore, lowering of gate threshold voltage of the n-type MOS field effect transistor N2 is suppressed by contriving the layout of gate region or employing a high threshold voltage.例文帳に追加

さらに、このトランジスタＮ２は、ゲート領域のレイアウトの工夫あるいは高閾値電圧化により、ゲート閾値電圧の低下が抑制されている。 - 特許庁

The insulated-gate structure 10 further has a gate electrode 18 opposed to the semiconductor region 12 through the first insulating film 14.例文帳に追加

絶縁ゲート構造体１０はさらに、第１絶縁膜１４を介して半導体領域１２に対向しているゲート電極１８を備えている。 - 特許庁

A gate electrode 15 touches the upper surface and the right and left side faces of the channel portion 13 in the semiconductor region 12 through a gate insulating film 14.例文帳に追加

ゲート電極１５は、半導体領域１２におけるチャネル部１３の上面及び左右側面にゲート絶縁膜１４を介して接する。 - 特許庁

An expanded contact region for a gate structure is formed by providing a substrate 12, having at least one gate electrode.例文帳に追加

ゲート構造用の拡大されたコンタクト領域(６２)が少なくとも１つのゲート電極(２２)を有する基板(１２)を設けることによって形成される。 - 特許庁

The gate drive circuit driver part supplies driving signals to two gate drive circuits, respectively, so as to individually drive the TFT array region.例文帳に追加

ゲート駆動回路用ドライバ部は、２つのゲート駆動回路に対して駆動信号を個別に供給しＴＦＴアレイ領域を個別に駆動する。 - 特許庁

A gate electrode 31A is formed above the active region AR1 and buried in the groove GP through a gate oxide film 30.例文帳に追加

ゲート電極３１Ａは活性領域ＡＲ１の上部だけでなく、当該溝部ＧＰにもゲート酸化膜３０を間に挟んで埋め込まれている。 - 特許庁

An end on the drift region 11 side of the body 5 is positioned near a boundary surface between the first gate electrode 4 and the second gate electrode 7S.例文帳に追加

第１のゲート電極４と第２のゲート電極７Ｓとの境界面近傍には、ボディ部５のドリフト領域１１側の端部が位置する。 - 特許庁

A gate oxide film 4 and a first gate electrode material 5 are stacked in order on a semiconductor substrate 1, and then an element isolating region 2 is made.例文帳に追加

半導体基板１上にゲート酸化膜４及び第１のゲート電極材５を順次堆積した後に素子分離領域２を形成する。 - 特許庁

The gate electrode of the Schottky junction gate type field-effect transistor and an ohmic electrode in the source-drain region are formed simultaneously using the same metal.例文帳に追加

ショットキー接合ゲート型の電界効果トランジスタのゲート電極とソース・ドレイン領域のオーミック電極とが同一金属で同時に形成される。 - 特許庁

Then, a PolySi gate electrode 6 is formed on the HfSiON gate insulating film 5 on which such halogen element region 7 is formed.例文帳に追加

そして、このようなハロゲン元素領域７が形成されたＨｆＳｉＯＮゲート絶縁膜５上にＰｏｌｙＳｉゲート電極６を形成する。 - 特許庁

The distance between the gate insulating film and the latch-up suppression region is not less than a maximum depletion layer width in which the trench gate forms on the base layer.例文帳に追加

そして、該ゲート絶縁膜と該ラッチアップ抑制領域との距離は、該トレンチゲートが該ベース層に形成する最大空乏層幅以上とする。 - 特許庁

To secure the coupling property between a floating gate electrode and a control gate electrode, while suppressing a deteriorated in lifetime of an element in a peripheral circuit region.例文帳に追加

周辺回路領域の素子の寿命が劣化するのを抑制しつつ、浮遊ゲート電極と制御ゲート電極とのカップリング性を確保する。 - 特許庁

An N type impurity region 104 is formed except below the gate electrode 106 to the well 102 in the periphery of the gate electrode 106.例文帳に追加

ゲート電極１０６の周囲のウェル１０２に、ゲート電極１０６下の領域を除いて、Ｎ型不純物領域１０４が形成されている。 - 特許庁

For the element region on the drain side of the gate electrode 15, a detection part 14 with a width W3 in the direction of extension of the gate electrode 15 is arranged.例文帳に追加

ゲート電極１５のドレイン側の素子領域には、ゲート電極１５が延びる方向の幅がＷ３の検出部１４が配置される。 - 特許庁

A gate insulating film 14 is formed on a p^- region 13 as a body, and a gate electrode 15 and its side wall (spacer) 16 are formed thereon.例文帳に追加

ボディーとしてのＰ^−領域１３上にゲート絶縁膜１４、その上にゲート電極１５とその側壁（スペーサ）１６が形成されている。 - 特許庁

After that, the semiconductor film 2 is coated with a gate insulating film 3, and a gate electrode 4 is formed at a position opposed to the channel region 2C.例文帳に追加

その後、かかる半導体膜２をゲート絶縁膜３によって被膜し、チャネル領域２Ｃと対抗する位置にゲート電極４を形成する。 - 特許庁

A first gate electrode is disposed on the first region of the substrate, and a multilayer charge storing layer is provided between a first gate electrode and the substrate.例文帳に追加

第１領域の基板上に第１ゲート電極が配置され、第１ゲート電極と基板との間に多層電荷貯蔵層が介在される。 - 特許庁

Gate electrodes 14a and 14b are formed on the active region on a semiconductor substrate 11 through gate insulating films 13a and 13b.例文帳に追加

半導体基板１１からなる活性領域上にゲート絶縁膜１３ａ、１３ｂを介してゲート電極１４ａ、１４ｂを形成する。 - 特許庁

A memory cell gate electrode GE of the memory cell MC is formed on an element region 13 of a semiconductor substrate 11 via a gate insulation film 31.例文帳に追加

半導体基板１１の素子領域１３上に、ゲート絶縁膜３１を介して、メモリセルＭＣのメモリセルゲート電極ＧＥが形成されている。 - 特許庁

A field plate FP extends over the gate electrode GE and the drift region DR and is electrically connected to the gate electrode GE.例文帳に追加

フィールドプレートＦＰは、ゲート電極ＧＥおよびドリフト領域ＤＲ上を延在し、かつゲート電極ＧＥに電気的に接続されている。 - 特許庁

Then, a polysilicon film 7 is formed on a micro controller forming region to serve as a gate electrode, and only a micro controller gate electrode 8 is formed.例文帳に追加

次にマイクロコントローラー形成領域にそのゲート電極となるポリシリコン膜７を形成し、マイクロコントローラー用ゲート電極８のみを形成する。 - 特許庁

Next, an amorphous semiconductor layer is formed on the gate insulating film and an amorphous channel region is formed on the gate electrode by patterning.例文帳に追加

次に、ゲート絶縁膜の上に非晶質半導体層を形成し、パターニングによってゲート電極の上に非晶質チャンネル領域を形成する。 - 特許庁

A metal gate electrode 41, which is a metal film having the Fermi level equivalent to that of the channel region, is formed on the insulating gate 21.例文帳に追加

ゲート絶縁膜２１上に、チャネル領域と同等のフェルミレベルを有する金属膜からなる金属ゲート電極４１が形成されている。 - 特許庁

A formation region R of a cavity section of an element separation insulation film 4 is provided in an opposed region between a floating gate electrode FGa and an active region Sa positioned directly at a lower portion of floating gate electrodes FGc, FGd, thus reducing coupling capacitance between the floating gate electrode FGa and an active region Sa that opposes while sandwiching the element separation region Sb.例文帳に追加

素子分離絶縁膜４の空洞部の形成領域Ｒが、浮遊ゲート電極ＦＧａと、浮遊ゲート電極ＦＧｃ、ＦＧｄの直下方に位置する活性領域Ｓａとの間に対向した領域内に設けられるため、当該浮遊ゲート電極ＦＧａと素子分離領域Ｓｂを挟んで対向する活性領域Ｓａとの間の結合容量を低減できる。 - 特許庁

The photomask defining a STAR (step asymmetry recess) gate region includes a transparent substrate 101 and a light-shielding pattern 103 defining a zigzag recess W-STAR (waved STAR) gate region, wherein a waved portion of the light-shielding pattern partially overlaps a gate region and a storage electrode contact region of an active region disposed on a semiconductor substrate.例文帳に追加

ＳＴＡＲゲート領域を定義するフォトマスクにおいて、透明基板１０１とジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を定義する遮光パターン１０３とを含み前記遮光パターンの屈曲部は半導体基板に備えられた活性領域のゲート領域および格納電極コンタクト領域と部分的に重畳されることを特徴とするフォトマスク。 - 特許庁

The memory-cell array 4000 has a plurality of element separating regions 900, and each of the plurality of memory cells 410 has a source region, a drain region, a channel region interposed between the source and drain regions, a selecting gate 411 and a word gate 412 provided oppositely to the channel region, and a nonvolatile memory element 413 formed between the word gate 412 and the channel region.例文帳に追加

メモリセルアレイ４０００は、複数の素子分離領域９００を有し、複数のメモリセル４１０の各々は、ソース領域と、ドレイン領域と、ソース領域及びドレイン領域間のチャネル領域と、チャネル領域と対向して配置されたセレクトゲート４１１及びワードゲート４１２と、ワードゲート４１２とチャネル領域との間に形成された不揮発性メモリ素子４１３とを有する。 - 特許庁

When forming the MOS transistor in the LDD structure including gate sidewalls 14 at both ends of a gate electrode 12 and a salicide layer 16 on the source/drain region, thickness of the gate side walls when forming a deep diffusion layer 13b of the source/drain region is made different from thickness of the gate side walls, when forming the salicide layer 16 on the source/drain region.例文帳に追加

ゲート電極１２の両端のゲート側壁１４およびソース・ドレイン領域上のサリサイド層１６を有するＬＤＤ構造のＭＯＳトランジスタを形成する際、ソース・ドレイン領域の深い拡散層１３ｂを形成する際のゲート側壁の厚さと、ソース・ドレイン領域上にサリサイド層１６を形成する際のゲート側壁の厚さを異ならせる。 - 特許庁

The thin film transistor comprises a source/drain region formed in a semiconductor thin film, and a gate electrode formed on the semiconductor thin film through a gate insulation film wherein the gate electrode is arranged to surround the source region and the drain region is arranged to surround the gate electrode.例文帳に追加

半導体薄膜内に形成されたソース／ドレイン領域と、半導体薄膜上にゲート絶縁膜を介して形成されたゲート電極とからなる薄膜トランジスタであって、ゲート電極がソース領域を取り囲むように配置され、かつドレイン領域がゲート電極を取り囲むように配置されてなることを特徴とする薄膜トランジスタにより、上記の課題を解決する。 - 特許庁