.dffとは 意味・読み方・使い方

The selector 16 inputs a horizontal synchronizing signal HSYNC synchronized with the 27 MCK clock and the 27 MCK clock, and selects the output of the DFF circuit 12 at timing when the DFF circuit 11 generates mislatching, or selects the output of the DFF circuit 11 at timing when the DFF circuit 12 generates mislatching.例文帳に追加

このセレクタ１６は、２７ＭＣＫのクロックに同期した水平同期信号ＨＳＹＮＣと２７ＭＣＫのクロックを入力して、ＤＦＦ回路１１がラッチミスするタイミングではＤＦＦ回路１２の出力を選択し、ＤＦＦ回路１２がラッチミスするタイミングではＤＦＦ回路１１の出力を選択する。 - 特許庁

Thereby, the power consumption of the DFF circuit 31-3n is extremely reduced.例文帳に追加

これによりＤＦＦ回路３１〜３ｎでの消費電力が極めて少なくなる。 - 特許庁

The test circuit 23 is including the clock supply circuit 50 and the DFF circuit 31-3n.例文帳に追加

テスト回路２３は、クロック供給回路５０とＤＦＦ回路３１〜３ｎとを含む。 - 特許庁

An adder 26 adds a Q output of a DFF 28 of N+M bits to a frequency setting value from an input terminal 14 and applies an addition result to a D input of the DFF 28.例文帳に追加

加算器２６は、入力端子１４からの周波数設定値にＮ＋ＭビットのＤＦＦ２８のＱ出力を加算し、加算結果をＤＦＦ２８のＤ入力に印加する。 - 特許庁

Consequently, an output terminal of an AND gate 7 becomes H, prohibiting writing of a DFF 5-2.例文帳に追加

そこで、ＡＮＤゲート７の出力端子はＨとなり、ＤＦＦ５−２の書き込みが禁止される。 - 特許庁

In this case, an inverter 10 is inserted between the circuit 8 and DFF 6 whose initial bit value is "1".例文帳に追加

このとき、初期ビット値が“１”であるＤＦＦ６との間にはインバータ１０を挿入する。 - 特許庁

A clock outputted from the selector 16 is subjected to re-timing by the 27 MCK clock in a DFF 13.例文帳に追加

セレクタ１６から出力するクロックはＤＦＦ１３で２７ＭＣＫのクロックによりリタイミングする。 - 特許庁

When a DFF 1 becomes the metastable state to make a Q output a vibration state, Q output terminals of DFFs 2 and 3 both become H while an ouput Q of the DFF 1 vibrates by one period.例文帳に追加

ＤＦＦ１がメタステーブル状態となり、Ｑ出力が振動状態となると、ＤＦＦ１の出力Ｑが１周期の振動をする間にＤＦＦ２，３のＱ出力端子は共にＨとなる。 - 特許庁