0 -cellとは 意味・読み方・使い方

The transmission connection decision part 3 stores the last cell in the cell buffers 61 to 6n and permits cell transmission to the connection having virtual queue length of ≤0.例文帳に追加

コネクションiのセルが出力されたときにそのコネクションのバーチャルキュー長を１だけ増加させる。 - 特許庁

When the data, latched in the latch circuit L1 and to be written into the selection cell is "0", and data in the neighbored cell, which is latched in the latch circuit L2, is also "0", the "0" data is written into both of the selection cell and the neighbored cell simultaneously.例文帳に追加

ラッチ回路Ｌ１にラッチした選択セルに書き込むべきデータが“０”データであり、且つ、ラッチ回路Ｌ２にラッチした隣接セルのデータも“０”データである場合には、選択セルと隣接セルの双方に同時に“０”データを書き込む。 - 特許庁

A sense amplifier 27b outputs data Dout of "0" corresponding to the memory cell in a writing state, i.e., "data 0".例文帳に追加

センスアンプ２７ｂは、書込状態のメモリセル、つまり「データ０」に応じた「０」のデータＤｏｕｔを出力する。 - 特許庁

Main bit lines MBL-0, 1 are arranged over a plurality of cell blocks Block-0, 1 and a plurality of sub-bit lines SBL-0-0, 1, 2, 3, etc., which are separated respectively from respective main bit lines MBL-0, 1 are provided for every cell block.例文帳に追加

主ビット線ＭＢＬ−０，１は、複数のセルブロックＢｌｏｃｋ−０，１にまたがって配置され、各主ビット線ＭＢＬ−０，１からそれぞれ分岐された複数の副ビット線ＳＢＬ−０−０，１，２，３等は各セルブロックごとに設けられている。 - 特許庁

The logic 0 voltage level corresponds to a first cell voltage value when 0 bit is stored in a cell, the logic 1 voltage level corresponds to a second cell voltage value when 1 bit is stored in a cell.例文帳に追加

論理０電圧レベルは、セルが０ビットを中に格納するときの第１セル電圧値に対応し、論理１電圧レベルは、セルが１ビットを中に格納するときの第２セル電圧値に対応する。 - 特許庁

A memory cell array is provided with one common line (CL<0>-CL<1>) per two bit lines (BL<0>-BL<3>) and a memory cell of an adjacent column shares the common line.例文帳に追加

メモリセルアレイにおいて、２つのビット線（ＢＬ＜０＞−ＢＬ＜３＞）あたり１つのコモン線（ＣＬ＜０＞−ＣＬ＜１＞）を設け、隣接列のメモリセルでコモン線を共有する。 - 特許庁

When a new electronic component is to be placed, the tact for placement is so controlled, referring to a cell value of a target coordinates, that the tact is reduced, when the cell value is any other value than '0', and when the cell value is #'0', the installation tact is controlled as being without tact limitation.例文帳に追加

新たな電子部品を装着しようとするとき、目標座標のセル値を参照し“０”以外ならタクトダウン、“０”ならタクト制限無しとして、装着タクトを制御する。 - 特許庁

In this cell arrangement, an inter-sector transmission timing offset value is set to 0, so that the cell- detecting precision and the cell-detecting speed can be improved.例文帳に追加

このセル配置において、セクタ間送信タイミングオフセット値を０とし、セル検出精度及びセル検出速度の向上を図っている。 - 特許庁