2n-generationとは 意味・読み方・使い方

In the mode, the number of output terminals of a voltage dividing circuit 31 for outputting divided voltages for compensation voltage generation is not 2^2n but 2*2^n for both additive/subtractive voltage generation circuits 41 and 42.例文帳に追加

この時、補正電圧生成用の分圧電圧を出力する分圧回路３１の出力端子は、加減算電圧生成回路４１及び４２の両方に対し、２^2n個でなくて２・２^n個である。 - 特許庁

Thereby the generation timing of a through current in each program circuit 40-0 to 40-2n is shifted, and its current peak is suppressed to a lower level.例文帳に追加

これにより、各プログラム回路４０−０〜４０−２ｎにおける貫通電流の発生タイミングがずれるので、その電流ピークは低く抑えられる。 - 特許庁

The accumulation execution flags generated by the pilot signal position generation circuit 302 are supplied to accumulation circuits 331-1 to 332-2n directly or after being suitably delayed by delay devices 304-1 to 304-(2n-1).例文帳に追加

パイロット信号位置発生回路３０２により発生された累加算実行フラグは、直接、または遅延器３０４−１乃至３０４−（２ｎ−１）により適宜遅延された後、累加算回路３３３−１乃至３３３−２ｎに供給される。 - 特許庁

Irreguralities (11-1n, 21-2n) are formed on the uppermost surfaces of substrates 1A, 1B which are in contact with an InSb based compound semiconductor polycrystal film 3, and this InSb thin film substrate 10 is so constituted that the number of generation nuclears of crystal is increased.例文帳に追加

ＩｎＳｂ系化合物半導体多結晶膜３と接する基板１Ａ、１Ｂ最表面に凹凸（１_1〜１_n、２_1〜２_n）を形成し、結晶の核発生数を増加するよう構成したことを特徴とするＩｎＳｂ薄膜基板１０。 - 特許庁

In the inventive ion implantation method, CmHy^+ ions (m is an integer of 4≤m≤6, y is an integer of 1≤y≤2m+2) are generated using a raw material for ion generation represented by CnHx(n is an integer of 4≤n≤6, x is an integer of 1≤x≤2n+2).例文帳に追加

本発明のイオン注入方法では、ＣｎＨｘ（ｎは４≦ｎ≦６の整数、ｘは１≦ｘ≦２ｎ＋２の整数）で表されるイオン生成用原料を使用し、ＣｍＨｙ^＋イオン（ｍは４≦ｍ≦６の整数、ｙは１≦ｙ≦２ｍ＋２の整数）を生成する。 - 特許庁

The phase shifters 21 to 2n shift a horizontal synchronizing signal and a vertical synchronizing signal by the shift quantities and synchronous signal generation parts 31 to 3n generate synchronizing signals to be supplied to the video apparatuses V1 to Vn according to the synchronizing signals and a driving clock.例文帳に追加

そして、位相シフタ２１〜２ｎは、上記シフト量だけ水平同期信号および垂直同期信号の位相をシフトさせ、これと駆動クロックに基づいて同期信号生成部３１〜３ｎが、上記映像機器Ｖ１〜Ｖｎに与える同期信号をそれぞれ生成するようにしたものである。 - 特許庁

An intermediate data generation part 100 reads out elements in a prescribed order from a zero bit plane number RAM 20 storing 256 array elements with 8-bit addresses added thereto in the order of, for example, raster scan, and writes a minimum value for each 2^(2n) elements to tag plane nRAMs 11 to 15.例文帳に追加

中間データ生成部１００は、例えばラスタスキャン順に８ビットのアドレスが付され２５６個の配列要素が格納されたゼロビットプレーン数ＲＡＭ２０から所定の順序で各要素を読み出し、それぞれ２＾(２ｎ)個毎の最小値をタグプレーンｎＲＡＭ１１〜１５に書き込む。 - 特許庁