NOR Circuitとは 意味・読み方・使い方

The input node of a NOR circuit 11B is connected to the ground voltage GND and the output node of the NOR circuit 11A.例文帳に追加

ＮＯＲ回路１１Ｂの入力ノードは、ＮＯＲ回路１１Ａの出力ノードと、接地電圧ＧＮＤと接続される。 - 特許庁

A full adder circuit 15 calculates number of coincident codes detected by the exclusive NOR circuit 12.例文帳に追加

全加算回路１５はエクスクルーシブノア回路１２で検出された一致の数を計算する。 - 特許庁

When a control signal C is at an L level, a NAND circuit NAND 1 and a NOR circuit NOR 1 select and control the first output circuit 1, and when the control signal C is at an H level, a NAND circuit NAND 2 and a NOR circuit NOR 2 select and control the second output circuit 2.例文帳に追加

制御信号ＣがＬレベルのとき、ＮＡＮＤ回路ＮＡＮＤ１及びＮＯＲ回路ＮＯＲ１により第１の出力回路１を選択して制御し、制御信号ＣがＨレベルのとき、ＮＡＮＤ回路ＮＡＮＤ２及びＮＯＲ回路ＮＯＲ２により第２の出力回路２を選択して制御する。 - 特許庁

This combination circuit comprises NOR gates or NAND gates.例文帳に追加

この組み合せ回路は、ＮＯＲゲートまたはＮＡＮＤゲートからなる。 - 特許庁

The level control means 23 makes a NOR circuit N1 forcedly output a low level after the lapse of predetermined time since the NOR circuit N2 outputs a low level, and makes the NOR circuit N2 forcedly output a low level after the lapse of predetermined time since the NOR circuit N1 outputs a low level.例文帳に追加

レベル制御手段２３は、ＮＯＲ回路Ｎ２がローレベルを出力してから所定時間経過後にＮＯＲ回路Ｎ１にローレベルを強制的に出力させ、ＮＯＲ回路Ｎ１がローレベルを出力してから所定時間経過後にＮＯＲ回路Ｎ２にローレベルを強制的に出力させる。 - 特許庁

The multi-bit comparator comprises a plurality of precharge substage comparators 302 to 306, connected to a precharge NOR circuit 310.例文帳に追加

マルチビットコンパレータは、事前充電NOR回路310に接続された複数の事前充電サブステージコンパレータ302-306を備える。 - 特許庁

To provide a dynamic range scale circuit which can solve the problem involved in the conventional dynamic range scale circuit by a small circuit scale by actualizing arithmetic processing using neither a multiplying circuit nor a dividing circuit.例文帳に追加

乗算回路や除算回路を用いない演算処理を実現し、小さな回路規模で対応することができるダイナミックレンジスケール回路を実現する。 - 特許庁

The input/output circuit 1 is provided with a Schmitt circuit 3 composed of a 2-input NOR circuit NOR 1 and an inverter INV1, a deep standby cancellation circuit 4, a first level shift circuit 5 and a second level shift circuit 8, and the logic memory circuit part 2 is provided with a regulator circuit 6 and a register.例文帳に追加

入出力回路１には、２入力ＮＯＲ回路ＮＯＲ１とインバータＩＮＶ１からなるシュミット回路３、ディープスタンバイ解除回路４、第１のレベルシフト回路５、及び第２のレベルシフト回路８が設けられ、ロジック・メモリ回路部２には、レギュレータ回路６及びレジスタが設けられている。 - 特許庁