RC2とは 意味・読み方・使い方

This electronic apparatus has: USB (Universal Serial Bus) connection parts RC2, PL1 connecting a device apparatus 20 and a host apparatus 10; and a signal output means 21 sending a power control signal through identifying terminals IDs included in the USB connection parts RC2, PL1.例文帳に追加

電子機器は、デバイス機器２０およびホスト機器１０を接続するＵＳＢ接続部ＲＣ２、ＰＬ１と、ＵＳＢ接続部ＲＣ２、ＰＬ１に含まれる識別用端子ＩＤを介して電源制御信号を送る信号出力手段２１とを備える。 - 特許庁

The operational amplifier circuit is configured by connecting Rc1 and Rc2 in series between a negative input terminal and an output terminal of an operational amplifier, connecting Cc1 between a node between the Rc1 and the Rc2 and a positive input terminal, and connecting a phase compensation capacitor Cc2 between the positive input terminal and a ground terminal.例文帳に追加

オペアンプの、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間に位相補償容量Ｃｃ２を、つないだことを特徴とするオペアンプ回路を示す。 - 特許庁

The reference potential correction capacitors RC1 and RC2 displace reference potentials, by changing the accumulated charge amounts based on correction signals TrimA and TrimB.例文帳に追加

参照電位補正用キャパシタＲＣ１、ＲＣ２は、補正信号ＴｒｉｍＡ、ＴｒｉｍＢにより蓄積電荷量を変化させて参照電位を変位させる。 - 特許庁

The latching flip-flops 204A, 204B generate latch signals SL1, SL2, using latching clock signals RC1, RC2 whose signal states change in a common cycle.例文帳に追加

ラッチ用フリップフロップ２０４Ａ、２０４Ｂは、互いに共通の周期で信号状態が変化するラッチ用クロック信号ＲＣ１、ＲＣ２を用いて、ラッチ信号ＳＬ１、ＳＬ２を生成する。 - 特許庁

Randomizing merger table converting units 35a, 35b, 35c, 35d obtain randomized intermediate data rc0, rc1, rc2, and rc3 for ra0, ra1, ra2, and ra3 respectively.例文帳に追加

ランダム化融合テーブル変換部３５ａ、３５ｂ、３５ｃ、３５ｄは、それぞれ、ｒａ０、ｒａ１、ｒａ２、ｒａ３に対して、ランダム化中間データｒｃ０、ｒｃ１、ｒｃ２、ｒｃ３を求める。 - 特許庁

Also, for the second reference cell RC2, program is performed using a first threshold to verify when the program is performed, refresh is performed using a second threshold being lower than the first threshold when refresh is performed.例文帳に追加

また、第２リファレンスセルＲＣ２に対しては、プログラム時には第１閾値をベリファイに用いてプログラムを行い、リフレッシュ時には前記第１閾値より低い第２閾値をベリファイに用いてリフレッシュを行う。 - 特許庁

The semiconductor device includes a plurality of memory cells MC storing data of two bits per one cell; and a first reference cell RC1 and a second reference cell RC2 shared by the plurality of memory cells MC.例文帳に追加

本発明は、１セルあたり２ビットのデータを記憶する複数のメモリセルＭＣと、複数のメモリセルＭＣにより共有される第１リファレンスセルＲＣ１及び第２リファレンスセルＲＣ２を備える。 - 特許庁

A data receiving apparatus 50 is provided with a PLL circuit 1, a first phase-compensation circuit 2, a second phase-compensation circuit 3, an S/P converter circuit 4, a receiver RC, a receiver RC1, a receiver RC2, and a receiver RCn.例文帳に追加

データ受信装置５０には、ＰＬＬ回路１、第１の位相補整回路２、第２の位相補整回路３、Ｓ／Ｐ変換回路４、レシーバＲＣ、レシーバＲＣ１、レシーバＲＣ２、及びレシーバＲＣｎが設けられる。 - 特許庁