V-levelとは 意味・読み方・使い方

Gain is held when the V is in an optimum level range 2 (L2<V≤L1), the gain is attenuated when the V is in a high level range 1 (L1<V) and the gain is amplified in the case of a low level range 3 (L3<V≤L2).例文帳に追加

Ｖが最適レベル範囲２（Ｌ２＜Ｖ≦Ｌ１）のときに利得保持、高レベル範囲１（Ｌ１＜Ｖ）のときに利得減衰、低レベル範囲３（Ｌ３＜Ｖ≦Ｌ２）のときに利得増幅する。 - 特許庁

To provide a simple circuit configuration that converts a first control signal with a high level of 3.3 V and a low level of 0 V into a second control signal with a high level of 5 V and a low level of 0 V for outputting.例文帳に追加

簡単な回路構成にて、３．３Ｖのハイレベルと０Ｖローレベルとを有する第１制御信号を、５Ｖのハイレベルと０Ｖのローレベルとを有する第２制御信号に変換して出力する。 - 特許庁

The maximum values V(MAX) are removed and the knock judging level V(KD) is calculated over and over until the knock judging level V(KD) agrees with the maximum value V(MAX).例文帳に追加

ノック判定レベルＶ（ＫＤ）と最大値Ｖ（ＭＡＸ）とが一致するまで、最大値Ｖ（ＭＡＸ）が取除かれ、ノック判定レベルＶ（ＫＤ）が再算出される。 - 特許庁

A logic circuit is structured by a 74HCT type CMOS gate element 10 of Hi level input voltage VIH=2 V(min) and Lo level input voltage VIL=0.8 V(max) in correspondence to a TTL level input (0 to 5 V).例文帳に追加

TTLレベル入力（0〜5V）に対応しHiレベル入力電圧V_IH＝2V(min)、Loレベル入力電圧V_IL ＝0.8V(max)の74HCTタイプCMOSゲート素子10によってロジック回路を構成する。 - 特許庁

(v) To provide the horizontal members at the top level and at every fifth level or less.発音を聞く 例文帳に追加

五　最上層及び五層以内ごとに水平材を設けること。 - 日本法令外国語訳データベースシステム

An upper level task S is preferentially executed during execution of a lower level task V.例文帳に追加

上位タスクＳは、下位タスクＶの実行中に優先して実行される。 - 特許庁

When an electric power source of 12 V is decreased to a voltage of V dm, a system reset signal is generated in a main base sheet (a high level →a low level).例文帳に追加

１２Ｖ電源が電圧Ｖdmに低下すると、主基板にシステムリセット信号が発生する（ハイレベル→ローレベル）。 - 特許庁