VS-32とは 意味・読み方・使い方

A display mode of applying a source voltage Vs so as to apply the voltage of one polarity side to liquid crystal 32 is switched to/from a refresh mode of applying the source voltage Vs so as to invert the polarity of the voltage applied to the liquid crystal 32 to the positive polarity side and the negative polarity side symmetrically at a prescribed gradation value near the lowest gradation value or the highest gradation value.例文帳に追加

最低階調値または最高階調値の近傍の所定の階調値において、液晶３２に一方の極性側の電圧が印加されるようにソース電圧Ｖｓを印加する表示モードと、液晶３２に印加される電圧が正極側と負極側とに対称に極性反転するようにしたソース電圧Ｖｓを印加するリフレッシュモードとを切り換える。 - 特許庁

When a detected voltage Vs detected by a microcomputer 16 becomes lower than the first reference voltage Vs1 for the first time, the microcomputer 16 changes the control signal SG1 from L level to H level and interrupts the power supply to Hall IC's 31 and 32.例文帳に追加

マイコン１６が検出する検出電圧Ｖｓが最初に第１基準電圧Ｖｓ１以下になると、マイコン１６は、制御信号ＳＧ１をＬレベルからＨレベルにし、ホールＩＣ３１，３２への給電を遮断する。 - 特許庁

A detecting circuit 32 detects the envelope of the transmit signal outputted from the power amplifier of the transmitter to an antenna side and its detection voltage Vs is outputted to a CPU through a buffer 34 and also inputted to a peak holding circuit 36.例文帳に追加

送信機のパワーアンプからアンテナ側に出力される送信信号を検波回路３２で包絡線検波し、その検波電圧Ｖｓを、バッファ３４を介してＣＰＵに出力すると共に、ピークホールド回路３６に入力する。 - 特許庁

A surge voltage detector circuit 41a compares a drain voltage of an FET 34 supplied to an FET 34 of the switching element from a smoothing capacitor 10b with a specified value voltage VS and supplies a compared result to a switching control circuit 32.例文帳に追加

サージ電圧検出回路４１ａは平滑コンデンサ１０ｂからスイッチング素子のＦＥＴ３４に供給されるＦＥＴ３４のドレイン電圧と、規定値電圧ＶＳとを比較し、比較結果をスイッチング制卸回路３２に提供する。 - 特許庁

An operation terminal 31, a control terminal 32, and a collective control terminal 33 are connected to a transmission controller 30 via a signal line Ls, and data are transferred between the transmission controller 30 and terminals 31 to 33 in a time division multiplexing system by a transmission signal Vs.例文帳に追加

信号線Ｌｓを介して伝送制御装置３０に操作用端末器３１、制御用端末器３２並びに一括制御用端末器３３が接続され、伝送制御装置３０と各端末器３１〜３３との間で時分割多重伝送方式により伝送信号Ｖｓによるデータの授受を行う。 - 特許庁

In the inverter device 1, diodes 91, 92, and 93 are provided between a first line that connects the low potential sides of IGBTs 21, 22, and 23 on the upper arm side and a terminal Vs of a driving IC 5 and a second line that connects the low potential sides of IGBTs 31, 32, and 33 on the lower arm side with a terminal COM of the driving IC 5.例文帳に追加

インバータ装置１では、上アーム側のＩＧＢＴ２１，２２，２３の低電位側と駆動ＩＣ５の端子Ｖｓとを結ぶ第１ラインと、下アーム側ＩＧＢＴ３１，３２，３３の低電位側と駆動ＩＣ５の端子ＣＯＭとを結ぶ第２ラインと、の間にダイオード９１，９２，９３が設けられている。 - 特許庁