VCO 2とは 意味・読み方・使い方

The TCXO 1, the frequency dividers 2, 4, the VCO 3, the phase comparator 5 and the charge pump 6 configure a PLL circuit.例文帳に追加

ＴＣＸＯ１、分周器２、４、ＶＣＯ３、位相比較器５およびチャージポンプ６は、ＰＬＬ回路を構成する。 - 特許庁

The block 2 consists of a D/A converter type frequency sweeping circuit 31, a VCO 33, and an RF power amplifier 35 or the like.例文帳に追加

ブロック２は、Ｄ／Ａコンバータ式周波数掃引回路３１、ＶＣＯ３３、ＲＦパワーアンプ３５等からなる。 - 特許庁

A first noise removing circuit 8 is provided on a power line 1a connecting a first VCO 2 and a DC power source 1 together and the resonance frequency is set equal to the oscillation frequency of the first VCO 2.例文帳に追加

第１の雑音除去回路８は、第１のＶＣＯ２と直流電源１とを接続する電源ライン１ａに設けられ、共振周波数が第１のＶＣＯ２の発振周波数と等しくなるように設定されている。 - 特許庁

The PLL is formed by an EX-OR type phase comparator 2, a low-pass filter 3, a voltage control oscillator (VCO) 4 and a 1/2 frequency divider 5.例文帳に追加

ＥＸ−ＯＲ型位相比較器２と、低域フィルタ３と、電圧制御型発振器（ＶＣＯ）４と、１／２分周器５とでＰＬＬを形成する。 - 特許庁

The prescaler (6) subjects the output signal (fv) of the VCO (3) to frequency division processing with a constant modulus {selected from (k+2) integers in accordance with mode signals (S, S1, S2, to Sk)}.例文帳に追加

プリスケーラ(6)はＶＣＯ(3)の出力信号(fv)を一定のモジュラス（（k＋2）個の整数からモード信号(S、S1、S2、…、Sk)に従って選択される）で分周する。 - 特許庁

When the difference of the frequency divider data is not yet within the prescribed range, a difference between the frequency of the VCO 6 and the frequency divider data is found, a charge time Tc 2 is found from the display section and a preceding frequency change in the VCO 6 and then the loop filter 5 is charged for the time Tc 2.例文帳に追加

それでも所定範囲内に入らない場合は、ＶＣＯ６の周波数と分周データとの差を求め、その差と前回のＶＣＯ６の周波数変化量とからチャージ時間Ｔｃ２を求めて、ループフィルタ５をチャージする。 - 特許庁

A PLL circuit consisting of a VCO circuit 2, a frequency dividing circuit 3, a reference frequency circuit 1, a phase comparing circuit 4, and a loop filter circuit 5 is used and an adder circuit 7 inputs a modulating signal to the VCO circuit 2.例文帳に追加

ＶＣＯ回路２と、分周回路３と、基準周波数回路１と、位相比較回路４と、ループフィルター回路５とから構成されるＰＬＬ回路を用い、加算回路７により、変調信号をＶＣＯ回路２に入力させるように構成する。 - 特許庁

The clock oscillating source 10 is provided with an LPF 11 and a VCO 12, and the clock signal outputted from the VCO 12 is fed to the STC counter 41 and a timer 24 in a stream multiplexer circuit 2.例文帳に追加

クロック発信源１０には、ＬＰＦ１１及びＶＣＯ１２が設けられており、ＶＣＯ１２から出力されたクロック信号がＳＴＣカウンタ４１及びストリーム多重回路２内のタイマ２４に供給される。 - 特許庁