VG2とは 意味・読み方・使い方

The gate voltages Vg1, Vg2 are appropriately controlled under a prescribed voltage condition for suppressing a difference in response characteristics between the two diode elements PD1, PD2.例文帳に追加

そして２つのダイオード素子ＰＤ１，ＰＤ２の応答特性の違いを抑えるような所定の電圧条件で、適切にゲート電圧Ｖｇ１，Ｖｇ２を制御する。 - 特許庁

The output of the operational amplifier OP is connected to a gate terminal VG2 of the transistor M2 via a gate terminal VG1 of the transistor M1 and a low pass filter LPF.例文帳に追加

このオペアンプＯＰの出力は、トランジスタＭ１のゲート端子ＶＧ１、ローパスフィルタＬＰＦを介してトランジスタＭ２のゲート端子ＶＧ２に接続される。 - 特許庁

On the other hand, the gate terminal voltage Vg is dropped instantaneously from Vg1 to Vg2 at an arbitrary timing in order to supply power to a control circuit 6.例文帳に追加

また、制御回路６に電力が供給されるように、任意のタイミングでゲート端子電圧Ｖｇを電圧Ｖｇ１からＶｇ２に瞬間的に低下させる。 - 特許庁

A delay circuit 38 creates a mask signal Vmsk which goes high upon elapsing a predetermined delay time τ after the second gate voltage Vg2 goes high.例文帳に追加

遅延回路３８は、第２ゲート電圧Ｖｇ２がハイレベルになってから所定の遅延時間τ経過後にハイレベルとなるマスク信号Ｖｍｓｋを生成する。 - 特許庁

The first to Nth data line driver circuits 60-1 to 60-N include grayscale generation amplifiers 62-1 to 62-N that each sample the first and second grayscale voltages VG1 and VG2, and generate a grayscale voltage between the first and second grayscale voltages VG1 and VG2.例文帳に追加

第１〜第Ｎのデータ線駆動回路６０-1〜６０-Nは、第１〜第Ｎのサンプリング期間においてＤ／Ａ変換回路５２から出力された第１、第２の階調電圧ＶＧ１、ＶＧ２をサンプリングし、第１、第２の階調電圧ＶＧ１、ＶＧ２の間の階調電圧を生成する階調生成アンプ６２-1〜６２-Nを含む。 - 特許庁

The first and second inversion layers 23 and 24 are contacted to each other in response to the first and second gate voltages Vg1 and Vg2, thereby obtaining an electrical connection between the first and second impurity regions 15 and 16.例文帳に追加

第１、第２ゲート電圧Ｖｇ１、Ｖｇ２に応じて、第１、第２反転層２３、２４が接触し、第１、第２不純物領域１５、１６間が導通する。 - 特許庁

A gate voltage Vg2 is changed in a state with an anode voltage Vp2 set at a fixed voltage so as to control an on-off state concerning the second diode element PD2.例文帳に追加

第２のダイオード素子ＰＤ２については、アノード電圧Ｖｐ２を固定電圧にした状態でゲート電圧Ｖｇ２を変化させることによりオン・オフ状態を制御する。 - 特許庁

The output voltage Vg2' from the forced off switch SW1 is inputted to the gate terminal of an auxiliary transistor M3 connected in parallel with the synchronous rectification transistor M2.例文帳に追加

補助トランジスタＭ３は、ゲート端子に強制オフスイッチＳＷ１の出力電圧Ｖｇ２’が入力され、同期整流用トランジスタＭ２と並列に接続される。 - 特許庁