CREFとは 意味・読み方・使い方

Each infrared detection sensor IRS1 and IRS2 includes a reference capacitor Cref for substantially grounding one end, and a light receiving part capacitor (infrared detection capacitor)Cd coupled in series to one end of the reference capacitor by one end.例文帳に追加

各赤外線検出センサＩＲＳ１，ＩＲＳ２は、一方端が実質的に接地された参照キャパシタＣｒｅｆと、一方端が、参照キャパシタの一方端と直列に結合される受光部キャパシタ（赤外線検出キャパシタ）Ｃｄとを含む。 - 特許庁

When the reset of the voltage command VH* of the drive voltage system is continuously generated by the number of times of threshold Cref within predetermined time T1 predetermined for abnormality detection, occurrence of abnormality of a booster circuit including the boost converter and the voltage sensor is detected.例文帳に追加

そして、異常検出用に予め定められた所定時間Ｔ１内に駆動電圧系の電圧指令ＶＨ＊の再設定が連続して閾値Ｃｒｅｆ回発生したときに昇圧コンバータや電圧センサを含む昇圧系回路の異常の発生を検出する。 - 特許庁

A reference capacitor CREF is connected to a variable capacitor at the common detection the node of the integrated circuit, and the common detection node is coupled with an input buffer and an output voltage VF of the input buffer is connected to a coarse bias, a gain stage 30 and a fine bias 32.例文帳に追加

基準キャパシタＣ_REFが、前記集積回路の共通検出ノードにおいて前記可変キャパシタに接続され、前記共通検出ノードは入力バッファに結合し、該入力バッファの出力電圧Ｖ_Fは、粗バイアスおよび利得段３０および細密バイアス段３２に接続される。 - 特許庁

D/A convertors 120, 12, 120 and 22 apply reference signals of frequencies different in each infrared detection on the other end of the reference capacitor Cref, and apply drive signals of the frequencies on the other end of the infrared detection capacitor Cd with reference signals, phase differences and amplitude differences.例文帳に追加

Ｄ／Ａコンバータ１２０．１２，１２０．２２は、参照キャパシタＣｒｅｆの他方端に赤外線検出センサごとに異なる周波数の参照信号を印加し、Ｄ／Ａコンバータ１２０．１１，１２０．２１は、赤外線検出キャパシタＣｄの他方端に当該周波数の駆動信号を参照信号と位相差、振幅差をもって印加する。 - 特許庁

Each memory cell block MC has a plurality of memory cells consisting of a selection transistor Q and a ferroelectric capacitor C, a reference data storing memory cell consisting of a selection transistor QREF and a ferroelectric capacitor CREF, a read-out transistor QR, bit lines BL, sub-bit lines SBL, and a reset line RST.例文帳に追加

各メモリセルブロックＭＣは、選択トランジスタＱと強誘電体キャパシタＣとからなる複数のメモリセルと、選択トランジスタＱＲＥＦと強誘電体キャパシタＣＲＥＦとからなるリファレンスデータ格納メモリセルと、読み出しトランジスタＱＲと、ビット線ＢＬと、サブビット線ＳＢＬと、リセット線ＲＳＴとを有している。 - 特許庁

When sampling/holding a reference voltage Vref, a capacitor which samples/holds the reference voltage right previously between a plurality of reference voltage sample hold capacitors Crefa and Crefb samples/holds the reference voltage in the other capacitor Cref during a differential voltage hold operation period for holding a differential voltage between the reference voltage Vref and a data voltage Vdat of an input signal Vccd in integration capacitors CiN and CiP.例文帳に追加

基準電圧Ｖｒｅｆをサンプル／ホールドするときは、積分キャパシタＣｉＮ，ＣｉＰに入力信号Ｖｃｃｄの基準電圧Ｖｒｅｆとデータ電圧Ｖｄａｔとの差分電圧をホールドする差分電圧ホールド動作期間中に、複数の基準電圧サンプルホールドキャパシタＣｒｅｆａ，Ｃｒｅｆｂのうち、直前に基準電圧をサンプル／ホールドしたキャパシタは別のキャパシタＣｒｅｆに基準電圧をサンプル／ホールドする。 - 特許庁

A voltage-controlled oscillator (VCO) of the digital/analog converter (DAC) is configured with circuit components for multiplying the reference voltage (Vref) by a quotient, formed in between the adjustable impedance value (Cref) and the adjustable current (Iref) and for applying the multiplication result to a pulse width modulation module (PWM) of the digital/analog converter (DAC).例文帳に追加

この回路レイアウトは、入力されるデジタルデータ（ｎＤ）を制御可能な方法で変換器出力電圧（Ｖｏｕｔ）ヘ変換し、１つだけの基準電圧（Ｖｒｅｆ）、基準電流としての１つだけの調節可能電流（Ｉｒｅｆ）、及び１つだけの調節可能インピーダンス値（Ｃｒｅｆ）を有するように構成され、デジタル／アナログ変換器（ＤＡＣ）の制御される発振器（ＶＣＯ）は、調節可能インピーダンス値（Ｃｒｅｆ）と調節可能電流（Ｉｒｅｆ）との間の商によって基準電圧（Ｖｒｅｆ）を増倍し、増倍結果をデジタル／アナログ変換器（ＤＡＣ）のパルス幅変調モジュール（ＰＷＭ）へ印加する回路コンポーネントを有するように構成される。 - 特許庁