CAP2とは 意味・読み方・使い方

Capacitors CPA1 and CAP2 are made to respectively hold a first analog signal and a second analog signal.例文帳に追加

まず、容量ＣＡＰ１，ＣＡＰ２にそれぞれ第一アナログ信号および第二アナログ信号を保持させる。 - 特許庁

Thus, the deterioration in the second analog signal due to the discharge of charge stored in the capacitor CAP2 can be reduced.例文帳に追加

これにより、容量ＣＡＰ２に保持された電荷の放電による第二アナログ信号の劣化を低減することが可能となる。 - 特許庁

In this case, the potential of the edge part of the capacitance CAP2 in a contact N21 is fixed to 1/2×AVREF by conducting the SW2 and the RSW1.例文帳に追加

このとき、ＳＷ２，ＲＳＷ１を導通させることにより、接点Ｎ２１における容量ＣＡＰ２の端部の電位は、１／２×ＡＶＲＥＦに固定される。 - 特許庁

The first and second previously defined application open signals SO1 and SO2 are defined without depending on fundamental technology of the plural terminal performance means CAP1, CAP2, CAP3 and CAP4.例文帳に追加

第１および第２の事前定義されたアプリケーションオープン信号ＳＯ１およびＳＯ２は複数の端末性能手段ＣＡＰ１、ＣＡＰ２、ＣＡＰ３、ＣＡＰ４の基礎技術には依存せずに定義されている。 - 特許庁

A semiconductor apparatus has a semiconductor substrate 10, an insulating layer 20 formed on the semiconductor substrate 10 with an opening OP, and first and second capacitors CAP1 and CAP2 formed on the insulating layer 20.例文帳に追加

半導体装置は、半導体基板１０と、半導体基板１０上に形成され、且つ、開口部ＯＰを有する絶縁層２０と、絶縁層２０上に形成された第１キャパシタＣＡＰ１及び第２キャパシタＣＡＰ２と、を備える。 - 特許庁

The second capacitor CAP2 has a second lower electrode 52 formed on the second upper surface and electrically separated from the first lower electrode 51, and the upper electrode 70 formed on the second lower electrode 52 via the dielectric film 60.例文帳に追加

第２キャパシタＣＡＰ２は、第２上面上に形成され第１下部電極５１と電気的に分離された第２下部電極５２と、第２下部電極５２上に誘電体膜６０を介して形成された上部電極７０と、を備える。 - 特許庁

The semiconductor storage device 80 includes memory transistors TR1 and TR2 which are disposed adjacently in the same element formation region and have a pair of source/drain layers 5, and ferroelectric capacitors CAP1 and CAP2 connected through a via and a barrier metal film 13 to the other one of source/drain layers 5 of the memory transistors and one of the source/drain layers 5 of the memory transistor TR2.例文帳に追加

半導体記憶装置８０は、同一素子形成領域に隣接配置される、一対のソース／ドレイン層５を有するメモリトランジスタＴＲ１及びＴＲ２と、メモリトランジスタのソース／ドレイン層５の他方とメモリトランジスタＴＲ２のソース／ドレイン層５の一方に、ビア及びバリアメタル膜１３を介して接続される強誘電体キャパシタＣＡＰ１及びＣＡＰ２とを有する。 - 特許庁