CKMとは 意味・読み方・使い方

The frequency of an operation clock ckm is set to adapt to a format of a recording video data.例文帳に追加

動作クロックｃｋｍの周波数を記録ビデオデータのフォーマットに適応して設定する。 - 特許庁

An integrated circuit 100A contains a clock signal generation section 10 for generating an internal clock signal CKm, a processing section 20 for processing using the internal clock signal CKm, and an inspecting section 30A for inspecting the operating margin.例文帳に追加

集積回路１００Ａは、内部クロック信号ＣＫｍを発生するクロック信号発生部１０と、内部クロック信号ＣＫｍを用いて処理を実行する処理部２０と、動作マージンを検査するための検査部３０Ａとを有する。 - 特許庁

A capacitor C91 is discharged, in response to a control clock signal CKM for outputting a pulse, each time the magnetic pole of a sensor magnet 5 is switched, and an overlap setting time signal OBR is inverted to a high-voltage level.例文帳に追加

センサマグネット５の磁極切替ごとにパルスを出力する制御クロック信号ＣＫＭに応答して、コンデンサＣ９１が放電され、オーバーラップ設定時間信号ＯＢＲが高電圧レベルに反転する。 - 特許庁

The circuit 9 outputs a clock modulation signal CKM to the circuit 7, according to phase difference between the signal ZCS and the signal CPR and modulates a read clock RCK.例文帳に追加

クロック変調回路９は、零交差信号ＺＣＳと中央画素読み出しタイミング信号ＣＰＲとの位相差に応じて読み出し側ＰＬＬ回路７にクロック変調信号ＣＫＭを出力し、読み出しクロックＲＣＫを変調する。 - 特許庁

That is, since delay amounts of the respective delay lines DL1 to DLm are adjusted by the number of inverters INV having the same characteristic, it is possible to obtain m sampling clocks CK1 to CKm obtained by accurately shifting the phases of the sampling clocks by ΔT (Td/m) at a time.例文帳に追加

つまり、同一の特性を有するインバータＩＮＶの個数によって各遅延ラインＤＬ１〜ＤＬｍでの遅延量を調整しているため、互いの位相が正確にΔＴ（＝Ｔｄ／ｍ）ずつシフトしたｍ個のサンプリングクロックＣＫ１〜ＣＫｍが得られる。 - 特許庁

A delay unit 2 is composed of m×n-stage inverters INV, and a clock generation circuit 11 is composed of m delay lines DL1 to DLm comprising i×n-stage (i=1, 2, to m) inverters INV, wherein outputs of the respective delay lines DL1 to DLm are defined as sampling clocks CK1 to CKm, respectively.例文帳に追加

遅延ユニット２は、ｍ×ｎ段のインバータＩＮＶからなり、クロック発生回路１１は、ｉ×ｎ段（ｉ＝１，２，…ｍ）のインバータＩＮＶからなるｍ個の遅延ラインＤＬ１〜ＤＬｍからなり、各遅延ラインＤＬ１〜ＤＬｍの出力を、それぞれサンプリングクロックＣＫ１〜ＣＫｍとする。 - 特許庁

When a high level input signal is input to an input terminal IN, during the clock signal to be applied to a clock terminal CKm keeps high level voltage, one end and the end of the current path of the n-channel TFT 51a are conducted, and high level voltage is applied to a node n1.例文帳に追加

クロック端子ＣＫｍに印加されるクロック信号がハイレベルの電圧である間に、入力端子ＩＮにハイレベルの入力信号が入力すると、ｎチャネルＴＦＴ５１ａは電流路の一端と他端が導通し、ノードｎ１にハイレベルの電圧を印加する。 - 特許庁