Cell microprocessorとは 意味・読み方・使い方

A slave ring oscillator (SRO) cell is arranged adjacent to the microprocessor core and provides redundancy to the DVS system by using together with the EDC cell.例文帳に追加

また、スレーブリング発振器（ＳＲＯ）セルは、マイクロプロセッサーコアに隣接して配置されＥＤＣセルと一緒に使用されてＤＶＳシステムに冗長度を供給する。 - 特許庁

To prevent mutual interference between noises from a circuit cell and a DRAM a microprocessor which is built into a single integrated circuit device.例文帳に追加

一個の集積回路装置に回路セルとして内蔵したマイクロプロセッサとＤＲＡＭとのノイズの相互干渉を防止する。 - 特許庁

SRAM ARRAY, SRAM CELL, MICROPROCESSOR, METHOD, AND SRAM MEMORY (SRAM MEMORY AND MICROPROCESSOR COMPRISING LOGIC PORTION REALIZED ON HIGH-PERFORMANCE SILICON SUBSTRATE AND SRAM ARRAY PORTION, INCLUDING FIELD EFFECT TRANSISTOR HAVING LINKED BODY AND METHOD FOR MANUFACTURING THEM)例文帳に追加

ＳＲＡＭアレイ、ＳＲＡＭセル、マイクロプロセッサ、方法、ＳＲＡＭメモリ（高性能シリコン基板に実現された論理部分と、連結されたボディを有する電界効果トランジスタを含むＳＲＡＭアレイ部分とを備えるＳＲＡＭメモリおよびマイクロプロセッサ、およびそれらの製造方法） - 特許庁

To reduce power consumption by such a way that stored data of a memory cell is not transferred to the other memory, as to a semiconductor memory such as a cache memory incorporated in a microprocessor.例文帳に追加

マイクロプロセッサに搭載されるキャッシュメモリなどに適用して好適な半導体メモリに関し、メモリセルの記憶データの他のメモリへの転送という処理を要せず、低消費電力化を図ることができるようにする。 - 特許庁

The image processing unit 1 includes at least one cell substrate 11 which has on a circuit board a microprocessor, a logic array, a memory device, a connection means for connecting them, and at least one external connection terminal for inputting/outputting an external signal, and has software built in the microprocessor and the logic array determine a processing content of data.例文帳に追加

画像処理ユニット１は、配線基板の上にマイクロプロセッサ、ロジックアレイ、メモリ装置及びこれらを接続する接続手段と外部信号入出力のための少なくとも１つの外部接続端子とを有し、前記マイクロプロセッサ及び前記ロジックアレイに組み込まれるソフトウェアによりデータの処理内容が決定される少なくとも１つのセル基板１１を具備する。 - 特許庁

The large capacity multi-port cache memory having random access band width, to which parallel access from plural ports are enabled and suitable for use for the most advanced microprocessor with low probability of the erroneous cache is easily provided since the multi-port cache memory is formed by using one port cell block suitable for capacity increase as the component.例文帳に追加

本発明のマルチポートキャッシュメモリは、大容量化に適した１ポートセルブロックを構成要素として形成されるため、高いランダムアクセスバンド幅を有し、複数のポートからの並列アクセスが可能で、かつ、キャッシュミスの確率が小さい最先端のマイクロプロセッサへの使用に適した大容量のマルチポートキャッシュメモリを容易に提供することが可能になる。 - 特許庁