DPRAMとは 意味・読み方・使い方

The origin of data transfer turns on data to be transferred to a DPRAM this time, that is, a data update flag corresponding to the data to be updated.例文帳に追加

データ転送元は、今回ＤＰＲＡＭに転送するデータ、すなわち更新されるデータに対応するデータ更新フラグをＯＮする。 - 特許庁

The shared data from the other controllers 2-4 are similarly received as well and stored in the pertinent storage area of a DPRAM 11a.例文帳に追加

他の制御装置２〜４からの共有データも同様にして受信し、ＤＰＲＡＭ１１ａの該当格納領域へ格納する。 - 特許庁

To provide a data transfer system for improving the transfer speed of data without increasing device costs by increasing the capacity of a DPRAM in the data transfer system for transferring data by using the DPRAM provided at one device among two devices.例文帳に追加

２つの装置間で一方の装置に設けられたＤＰＲＡＭを使用してデータ転送を行うデータ転送システムにおいて、ＤＰＲＡＭを大容量のものとして装置コストを増大させることなくデータの転送速度を向上させることができるデータ転送システムを提供すること。 - 特許庁

A byte interleaver applying convolution interleaving to a received encoded packet performs address control to immediately write succeeding data to an area of a DPRAM from which the preceding data are read.例文帳に追加

入力された符号化パケットに対して畳み込みインターリーブを施すバイト・インターリーバは、ＤＰＲＡＭにおけるデータが読み出された領域に次のデータを即座に書き込むアドレス制御を行う。 - 特許庁

When a process request to the other system occurs in these systems, interfaces 18, 28 built into each of the systems 100, 200 write a command showing content of the process into the DPRAM 3 and output an interrupt to each of their counterpart systems, and execute the process to read out the command written by the above-mentioned DPRAM to the interrupt from the other system.例文帳に追加

各システム１００，２００に組み込まれたインターフェース１８，２８は、システム内で他方のシステムに要求する処理が発生したときは、その処理の内容を示すコマンドをＤＰＲＡＭ３に書き込むともに、相手方システムに割込みを出力し、他方のシステムからの割込みに対しては、前記ＤＰＲＡＭ３から書き込まれたコマンドを読み出す処理を実行する。 - 特許庁

The high-speed access controller has a bus conversion circuit 108 which is provided with an address storage part 114 for presetting a column address for the time when a CPU 101 accesses a DPRAM 107, decodes the column address set in the address storage part 114 on detecting access to a custom IC 103, reads data from the DPRAM 107 beforehand and outputs the data to an SDRAM bus after a set latency cycle.例文帳に追加

ＣＰＵ１０１がＤＰＲＡＭ１０７へアクセスする際のカラムアドレスを予め設定するアドレス記憶部１１４を有し、カスタムＩＣ１０３へのアクセスを検出するとアドレス記憶部１１４に設定されたカラムアドレスのデコードを行いＤＰＲＡＭ１０７からデータを事前に読み出し、設定されたレイテンシサイクル後にＳＤＲＡＭバスへデータを出力するバス変換回路１０８を備えた。 - 特許庁

A measuring device 12 is provided with interface cards 12a-12d corresponding to each CPU 10a-10d, and data from each CPU 10a-10d are written in a DPRAM(dual port RAM) 14a-14d.例文帳に追加

計測装置１２は、各ＣＰＵ１０ａ〜１０ｄに対応したインターフェースカード１２ａ〜１２ｄを備え、各ＣＰＵ１０ａ〜１０ｄからのデータをＤＰＲＡＭ（デュアルポートＲＡＭ）１４ａ〜１４ｄに書き込む。 - 特許庁

When the total count of readouts by the CPU 2 is less than the total count of readouts by the CPU 4, the FIFO readout circuit 20 reads out data from a corresponding address position in a DPRAM 30 and outputs it to the CPU 2 because the data corresponding to the readout request made by the CPU 2 to the FIFO circuit 12 has already been transmitted to the CPU 4 and written to the DPRAM 30 for the CPU 2.例文帳に追加

ＣＰＵ２による総読出回数がＣＰＵ４による総読出回数よりも小さい場合、ＣＰＵ２によるＦＩＦＯ回路１２に対する読出要求に対応するデータは、すでにＣＰＵ４に送出されているとともにＣＰＵ２用のＤＰＲＡＭ３０に書き込まれているので、ＦＩＦＯ読出回路２０は、ＤＰＲＡＭ３０の該当アドレス位置からデータを読出してＣＰＵ２に出力する。 - 特許庁