ESD testとは 意味・読み方・使い方

To obtain a semiconductor integrated circuit device which has such an ESD (electro-static discharge) protection capability as to satisfy specifications of a surge test according to the subdivision of a process.例文帳に追加

プロセスの微細化に対応して、サージ試験の規格を満たすＥＳＤ保護能力を有する半導体集積回路装置を得られるようにする。 - 特許庁

Various configurations of the PN junction and the N and P metal contacts for the ESD diode are described for increasing the breakdown voltage and for improving test conditions.例文帳に追加

破壊電圧を高め、試験条件を改良するための、ＥＳＤダイオード用のＰＮ接合部とＮ及びＰ金属接点の各種構成が記載されている。 - 特許庁

To provide a method for manufacturing a semiconductor laser product including a process which can inspect the ESD withstanding property of a semiconductor laser by a nondestructive test.例文帳に追加

非破壊試験により半導体レーザのＥＳＤ耐性を検査することができる工程を含む半導体レーザ生産物の製造方法を提供する。 - 特許庁

By sharing a guard ring of an ESD protective element, and a cathode of a latch-up protection diode for protecting from the overcurrent noise in a latch-up test, an internal circuit is protected from both the overcurrent noise of an ESD and the overcurrent noise in a latch-up test, and the size of the electrostatic protection circuit device can be reduced.例文帳に追加

ＥＳＤ保護素子のガードリングとラッチアップ試験の過電流ノイズから保護するラッチアップ保護ダイオードのカソードを共有することにより、ＥＳＤの過電流ノイズとラッチアップ試験の過電流ノイズの両方のノイズから、内部回路を保護しつつ、静電保護回路装置のサイズ縮小を図ることができる。 - 特許庁

To suppress the lowering of the surge withstand voltage of an output circuit due to an increase in the potential of a power supply line occurring at the time of ESD test of a semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置のＥＳＤ試験において発生する電源ラインの電位上昇に起因する出力回路のサージ耐圧の低下を抑制する。 - 特許庁

In the ESD-testing device, a plurality of pogo pins are arranged into a matrix form, and an ESD test based on CDM is performed to LSI terminals connected to the selected pogo pins by a plurality of switches provided corresponding to the pogo pins.例文帳に追加

本発明のＥＳＤ試験装置は、複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するＬＳＩの端子に対してＣＤＭに基づくＥＳＤ試験を行うことを特徴としている。 - 特許庁

An ESD testing apparatus 1 includes an ESD generator 11 for generating electrostatic discharge for a resistance test, ESD waveform measuring device 21, 22 for measuring waveform characteristics of the electrostatic discharge, a counter 23 for counting generation frequency of the electrostatic discharge, and a controller 16 for measuring the waveform characteristics of the electrostatic discharge when the generation frequency reaches a threshold.例文帳に追加

本発明に係るＥＳＤ試験装置１は、耐性試験用の静電気放電を発生させるＥＳＤ発生手段１１と、静電気放電の波形特性を測定するＥＳＤ波形測定手段２１，２２と、静電気放電の発生回数をカウントするカウンタ２３と、該発生回数が閾値に達した場合に静電気放電の波形特性の測定を行う制御手段１６とを備える。 - 特許庁

Multiple integrated circuit chip structure comprises an inter-chip interface circuit 360 configured to selectively connect an internal circuit of an integrated circuit so as to test an interface circuit 385, having an ESD protection circuit 387 and an input/output circuit 389, for communicating with an external test system during a test and a burn-in procedure.例文帳に追加

多重集積回路チップ構造は、テストおよびバーン・イン手順中に外部テスト・システムと通信するためのＥＳＤ保護回路３８７および入出力回路３８９を有するインターフェース回路３８５をテストするため集積回路の内部回路を選択的に接続するチップ間インターフェース回路３６０を有する。 - 特許庁