EXOR gateとは 意味・読み方・使い方

The synchronous counter is provided with at least three flip-flop circuits of a chain structure and at least two sets of two-input EXOR gates interposed in the chain structure, and a critical path, where the output of one flip-flop circuit leads to the input of another flip-flip is configured with one stage of the two-input EXOR gate.例文帳に追加

同期式カウンタはチェーン構造を有する少なくとも３個のフリップフロップと、チェーン構造に介在する少なくとも２個の２入力ＥＸＯＲゲートとを備えており、フリップフロップのうちの１つの出力がこれとは別のフリップフロップの入力に至るクリティカルパスが２入力ＥＸＯＲゲートの１段で構成されるようにした。 - 特許庁

A multiplexer 14 selects a holding signal F if the EXOR gate 11 detects the edge of the synchronous signal A and a comparison result by the comparator circuit 18 shows disagreement, and selects the synchronous signal A in other cases.例文帳に追加

マルチプレクサ１４は、ＥＸＯＲゲート１１が同期信号Ａのエッジを検出し且つ比較回路１８による比較結果が不一致であれば保持信号Ｆを選択し、それ以外の場合は同期信号Ａを選択する。 - 特許庁

The decoder pulse signals are doubled in an EXOR gate 14 and the doubled pulse signals (E) are logically added to the up/down state signal in an AND gates 18, 20, to generate an up pulse signal (F) and a down pulse signal (G).例文帳に追加

デコーダパルス信号はＥＸＯＲゲート１４で２逓倍され、さらに２倍パルス信号（Ｅ）はＡＮＤゲート１８，２０にてＵＰ／ＤＯＷＮステート信号と論理和されてＵＰパルス信号（Ｆ）とＤＯＷＮパルス信号（Ｇ）となる。 - 特許庁

Specifically, the configuration is composed of compression gates with EXOR gates or EXNOR gates of the quantity of the external output pins, and all of the scan-out signal lines are connected to the compression gate group under the condition of that the patterns of input connections to the compression gate group are mutually and respectively different.例文帳に追加

具体的には、外部出力ピンの個数分のＥＸＯＲゲートまたはＥＸＮＯＲゲートである圧縮ゲートで構成され、前記すべてのスキャンアウト信号線が、前記圧縮ゲート群に対する入力接続のパターンを互いにすべて異にする状態で前記圧縮ゲート群に接続されている。 - 特許庁

When address data related to a display position in a displaying part for image data continuously transmitted a plurality of times is inputted, the address data is latched to a flip-flop 31, and an EXOR gate 41 compares an output of the flip-flop 31 with the next inputted address data.例文帳に追加

複数回連続して送られてくる画像データの表示部における表示位置に係るアドレスデータを入力するとフリップフロップ３１にラッチし、そのフリップフロップ３１の出力と、次に入力されるアドレスデータとをＥＸＯＲゲート４１により比較する。 - 特許庁

A VCO(voltage-controlled oscillator) 4 oscillates, in response to the voltage of a supplied signal to the VCO and outputs an oscillation signal via a waveform shaping inverter 5 and feeds back a signal to an input terminal of a delay block 1 and one input terminal of an EXOR gate 2.例文帳に追加

ＶＣＯ４は、供給された信号の電圧値に応じた周波数で発振し、発振信号を波形整形用インバータ５を介して出力すると共に、帰還して遅延ブロック１の入力端子とＥＸＯＲゲート２の一方の入力端子に出力する。 - 特許庁

A clock stop timing generating circuit 12 is composed of a flip-flop 14, an EXOR gate 13 and an AND gate 6, wherein the stop timing of supply of a clock signal CLK_OUT to a logic circuit 2 is synchronized to a trailing edge of a clock signal CLK and the restart timing of the supply thereof is synchronized to a leading edge of the clock signal CLK.例文帳に追加

クロック停止タイミング生成回路１２を、フリップフロップ１４，ＥＸＯＲゲート１３及びＡＮＤゲート５により構成することで、ロジック回路２に対してクロック信号ＣＬＫ＿ＯＵＴの供給を停止させるタイミングはクロック信号ＣＬＫの立下がりエッジに同期させ、その供給を再開させるタイミングはクロック信号ＣＬＫの立上がりエッジに同期させる。 - 特許庁

A signal A acquired by synchronizing a pulse signal generated corresponding to rotor displacement of a motor 2 by an encoder 1 with a clock signal CLK by a flip-flop 7 is outputted, and the edge of the synchronous signal A is detected by an EXOR gate 11, and each level of the synchronous signal A and the pulse signal is compared by a comparator circuit 18 during a rising edge of the clock signal CLK.例文帳に追加

エンコーダ１がモータ２のロータ変位量に応じて発生させるパルス信号を、フリップフロップ７によりクロック信号ＣＬＫに同期させた信号Ａを出力し、ＥＸＯＲゲート１１により同期信号Ａのエッジを検出し、比較回路１８により同期信号Ａと前記パルス信号とのレベルを、クロック信号ＣＬＫの立上りエッジ間に比較する。 - 特許庁