FPGA designとは 意味・読み方・使い方

To secure design quality of ASIC and FPGA and to shorten a development period.例文帳に追加

ＡＳＩＣとＦＰＧＡの設計品質を確保するとともに開発期間を短縮すること。 - 特許庁

One can design a circuit on a PC and download it to a board holding FPGAs for execution.発音を聞く 例文帳に追加

PC上で回路を設計して、それをFPGAの載った基板にダウンロードして実行させればいい。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

An FPGA information management part 110 of a circuit design CAD device 100 takes in FPGA information such as pin allocation information or attribute information created by an FPGA design CAD device 10, and a library creating part 120 creates a symbol library using the FPGA information.例文帳に追加

回路設計ＣＡＤ装置１００のＦＰＧＡ情報管理部１１０がＦＰＧＡ設計ＣＡＤ装置１０が作成したピン割付情報や属性情報などのＦＰＧＡ情報を取り込み、ライブラリ作成部１２０がＦＰＧＡ情報を用いてシンボルライブラリを作成するよう構成する。 - 特許庁

An FPGA compounding part 4a carries out logic composition/mapping by embedding the HDL design descriptions 8 and the assertion descriptions 9 in the FPGA.例文帳に追加

ＦＰＧＡ合成部４ａはＨＤＬデザイン記述８とアサーション記述９とを当該ＦＰＧＡに埋め込む論理合成・マッピングを行う。 - 特許庁

In the FPGA design system to be used for development of the FPGA and the CPLD, a means is provided to display circuit structure of a path in which a specified cell or a net is included while making circuit structure of the design data correspond to circuit structure after arrangement and wiring.例文帳に追加

ＦＰＧＡやＣＰＬＤの開発に使用されるＦＰＧＡ設計システムにおいて、指定されたセルまたはネットが含まれるパスの回路構成を、配置配線後の回路構成に設計データの回路構成を対応させて表示する手段を設ける。 - 特許庁

To select the most suitable output buffer without requiring transmission line simulation in a circuit diagram design stage, for a component allowing the output buffer thereof to be selected, such as an FPGA.例文帳に追加

ＦＰＧＡのように出力バッファを選択可能な部品にて、回路図設計段階で伝送線路シミュレーションをすることなく最適なバッファを選定する。 - 特許庁

In the case of performing logic compiling, a switch 160 is switched over, a compile program is loaded onto a logic device FPGA(field programmable gate array) 120 from a memory 140, and design data stored in a magnetic disk 150 are applied to the logic device FPGA 120 through a memory 170.例文帳に追加

論理コンパイルを行う場合、スイッチ１６０を切換え、メモリ１４０よりコンパイルプログラムを論理デバイスＦＰＧＡ１２０にロードし、磁気デイスク１５０に格納された設計データをメモリ１７０を介して論理デバイスＦＰＧＡ１２０に印加する。 - 特許庁

This integrated circuit device is composed of a bus, at least two units connected with the bus and a monitoring circuit 150 configured to monitor transactions between at least two units through the bus and store transaction information in the FPGA (Field Programmable Gate Array) embedded memory 151 and store bus monitoring information in the FPGA embedded memory at an FPGA design step during SoC design.例文帳に追加

本発明の集積回路装置はバスと、バスと連結された少なくとも二つの装置と、バスを通じた少なくとも二つの装置の間のトランザクションを観察し、トランザクション情報をＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）エンベデットメモリに貯蔵するモニタリング回路とを含み、ＳｏＣ設計の時、ＦＰＧＡ設計段階でＦＰＧＡエンベデットメモリにバスモニタリング情報を貯蔵することができる。 - 特許庁