J-FETとは 意味・読み方・使い方

To provide a J-FET which can sufficiently turn off by a negative gate bias of a few volts and reduce the capacitance between the gate and drain.例文帳に追加

数Vの負のゲートバイアスで十分オフ状態を実現でき、さらにゲート/ドレイン間の容量を低減できるJFETの提供する。 - 特許庁

To provide a lateral J-FET having a structure which can reduce the ON resistance while keeping high breakdown.例文帳に追加

高い耐圧性能を維持した上で、さらにオン抵抗を低くすることができる構造を有する横型ＪＦＥＴを提供する。 - 特許庁

A base region 28 for an NPN transistor, and a gate contact region 29 for a J-FET element are formed simultaneously.例文帳に追加

ＮＰＮトランジスタのベース領域２８を形成すると同時的にＪ−ＦＥＴ素子のゲートコンタクト領域２９を形成する。 - 特許庁

Moreover, source and drain regions 31 and 32 of the J-FET element are formed simultaneously with the formation of an emitter region 30 in the region 28.例文帳に追加

更に、エミッタ領域３０を形成すると同時的にＪ−ＦＥＴ素子のソース・ドレイン領域３１、３２を形成する。 - 特許庁

To reduce variation in a pinch-off voltage of a J-FET (Junction Field Effect Transistor), and to realize a low pinch-off voltage.例文帳に追加

Ｊ−ＦＥＴのピンチオフ電圧のばらつき低減を図ること、及び低いピンチオフ電圧の実現を図ることが課題となる。 - 特許庁

To provide a J-FET structured so as to control leakage current by an In oxide or an InAs semiconductor formed in a layer including an In in a J-FET having a recess structure where a layer including an In is prepared as a stopper layer.例文帳に追加

Ｉｎを含む層をストッパー層として作成されたリセス構造を有するＪ−ＦＥＴにおいて、Ｉｎを含む層に形成されるＩｎ酸化物やＩｎＡｓ半導体によるリーク電流を抑止する構造を有するＪ−ＦＥＴを提供する。 - 特許庁

In the region 26, a gate contact region 29 of a J-FET element is formed concurrently with the formation of a base region 28 of an NPN transistor.例文帳に追加

ＮＰＮトランジスタのベース領域２８を形成すると同時的にＪ−ＦＥＴ素子のゲートコンタクト領域２９を形成する。 - 特許庁

A gate contact region 29 of a J-FET element in the region 26 is formed simultaneously with the formation of a base region 28 of an NPN transistor.例文帳に追加

ＮＰＮトランジスタのベース領域２８を形成すると同時的にＪ−ＦＥＴ素子のゲートコンタクト領域２９を形成する。 - 特許庁