nop-1とは 意味・読み方・使い方

When transmitting only one PDU, the host adapter 3 transmits Nop-In Command PDU to the host 1 to hasten a response of an ACK signal.例文帳に追加

ホストアダプタ３は、ホスト１へ送信しているＰＤＵ数をカウントして１つのＰＤＵだけを送信しているときに、Nop-In Command PDUホスト１へを送信することによりＡＣＫ信号の応答を早める。 - 特許庁

An operand [26:0] of NOP instruction of n+1 address is substituted by a bit string of operand field [26:0] (operand A) of an instruction code of preceding n address.例文帳に追加

ｎ＋１番地のＮＯＰ命令のオペランド［２６：０］を、先行するｎ番地の命令コードのオペランドフィールド［２６：０］（オペランドＡ）のビット列に置換える。 - 特許庁

In such a manner, the NOP processing is executed between the updating processing of the random number for deciding the initial value of the random 1 and the random 3 and it is made easy to generate timer interruption during the time.例文帳に追加

このように、ランダム１とランダム３の初期値決定用乱数の更新処理の間にＮＯＰ処理を実行し、その間にタイマ割込がかかりやすいようにしている。 - 特許庁

An arithmetic unit comprises the signal line (1); a decoder (3) connected to the signal line (1); and an output device (2) connected to the signal line (1) for outputting a first instruction code and an NOP (No Operation) code to the decoder (3) via the signal line (1) in that order.例文帳に追加

演算装置は、信号線（１）と、前記信号線（１）に接続されたデコーダ（３）と、前記信号線（１）に接続され、第１命令コードとＮＯＰ（Ｎｏ Ｏｐｅｒａｔｉｏｎ）コードとをこの順に前記デコーダ（３）に前記信号線（１）を介して出力する出力器（２）とを具備している。 - 特許庁

The preprocessor (10) automatically duplexes an arithmetic operation by finding out any No OPeration (NOP) in a program (1) described in assembly language, and inserts a duplex pattern by referring to a duplex pattern file (11) without degrading the performance of the program (1).例文帳に追加

プリプロセッサ（１０）は、アセンブリ言語で記述したプログラム（１）の性能を低下させずに、プログラム（１）内の空き命令を見つけて、二重化パターンファイル（１１）を参照して二重化パターンを挿入して自動的に演算を二重化する。 - 特許庁

An arithmetic unit 1 includes an instruction control section 100, a first operant control section 200, a second operand control section 300, an arithmetic section 400, an NOP detection section 500, and an error detection section 600.例文帳に追加

演算装置１は、命令制御部１００と、第１オペランド制御部２００と、第２オペランド制御部３００と、演算部４００と、ＮＯＰ検出部５００と、エラー検出部６００と、を備える。 - 特許庁

Whereby an operand field of the NOP instruction of n+1 address is agreed with an operand field of the instruction code of preceding n address, and the number of changed bit can be reduced even when the processing is transferred from the instruction of n address to the instruction of n+1 address.例文帳に追加

これによって、ｎ＋１番地のＮＯＰ命令のオペランドフィールドが、先行するｎ番地の命令コードのオペランドフィールドと一致し、ｎ番地の命令からｎ＋１番地の命令に処理が移る場合でも、変化するビット数を削減することができる。 - 特許庁