p-i-n diodeとは 意味・読み方・使い方

To provide an amorphous thin film light emitting diode of p-i-n structure having excellent characteristics and reduced defects.例文帳に追加

欠陥が少なく、特性が優れたｐ−ｉ−ｎ構造の非晶質薄膜発光ダイオードを提供する。 - 特許庁

A PIN diode 2 comprises an anode electrode 6, a P layer 3, an I layer 4, an N layer 5, and a cathode electrode 7.例文帳に追加

ＰＩＮダイオード２は、アノード電極６、Ｐ層３、Ｉ層４、Ｎ層５およびカソード電極７により構成される。 - 特許庁

The n-type semiconductor region 12 and the p-type semiconductor region 13 are spaced apart by 1 μm and a p-layer/i-layer/n-layer structure of a PIN diode 16 is formed.例文帳に追加

ｎ型半導体領域１２とｐ型半導体領域１３を相互に１μｍ離間させて配置しており、これによりＰＩＮダイオード１６のｐ層−ｉ層−ｎ層という構造が形成される。 - 特許庁

Since no grain boundary exists in these p-n junction and p-i-n junction or in the channel region, the concentration of the catalytic substance is lowered and a diode or a transistor having characteristics close to those attained by using a single crystal can be manufactured.例文帳に追加

この場合、これらのｐ−ｎ接合やｐ−ｉ−ｎ接合領域またはチャネル領域内に結晶粒界がなく、触媒物質濃度が低くなり、単結晶を用いた場合に近い特性のダイオードやトランジスタを作製することができる。 - 特許庁

It can be easily judged on the basis of the evaluation of I-V characteristics of the pin diode whether the channel region formed of the intrinsic semiconductor layer is of p-type or n-type.例文帳に追加

ｐｉｎダイオードのＩ−Ｖ特性の評価から真性半導体層にて形成されるチャネル領域がｐ型またはｎ型のいずれか容易に判別できる。 - 特許庁

A diaphragm part 1 in which a detecting element (a p-n junction diode) D_j,_i is arranged is supported in an array isolation region 3 in a hollow state by a first support leg 2a and a second support leg 2b.例文帳に追加

検出素子（ｐｎ接合ダイオード）Ｄ_j,iを配置しているダイアフラム部１が、第１支持脚２ａと第２支持脚２ｂにより中空状態でアレイ分離領域３に支持されている。 - 特許庁

One acicular crystal is grown in a thin line 1 by adding a catalytic substance, and a crystalline thin film diode having a p-n junction or a p-i-n junction is manufactured in the thin line part 1, or a crystalline thin film transistor having the thin line part 1 as a channel is manufactured.例文帳に追加

触媒物質を添加して細線部１内に一つの針状結晶を成長させ、この細線部１内にｐ−ｎ接合やｐ−ｉ−ｎ接合を有する結晶性薄膜ダイオードを作製するか、細線部１をチャネルとする結晶性薄膜トランジスタを作製する。 - 特許庁

Furthermore, reduction in the capacity of the pin diode 1 is realized by decreasing the product of the width D of the p+ type diffusion layer 5 and the n+ type diffusion layer 6 and the thickness t of an epitaxial layer (i layer) 4.例文帳に追加

さらに、ｐ^+型拡散層５およびｎ^+型拡散層６の幅Ｄとエピタキシャル層（ｉ層）４の厚さｔとの積とを小さくすることによりｐｉｎダイオード１の低容量化を実現する。 - 特許庁