pad1とは 意味・読み方・使い方

At the time, as the switch SW6 is fixed to a SS side, voltage of the PAD1 is outputted from the switch 6 as a reference potential VREF.例文帳に追加

このとき、スイッチＳＷ６はＳＳ側に固定されているので、スイッチＳＷ６からパッドＰＡＤ１の電圧が基準電位ＶＲＥＦとして出力される。 - 特許庁

The upcounter 1 inputs the clock signals CLK whose frequencies or duties continuously vary via the terminal Pad1 to upcount the signals.例文帳に追加

アップカウンタ１は、端子Ｐａｄ１を介して周波数或いはデューティが絶えず変化するクロック信号ＣＬＫを入力し、その信号をアップカウントする。 - 特許庁

Additionally, in the burn-in test, the external supply voltage is supplied from an external pad PAD1, where the external supply voltage is lower than the external supply voltage VDDH and is higher than the internal voltage VDD1.例文帳に追加

また、バーンイン試験時に、外部パッドＰＡＤ１から外部電源電圧ＶＤＤＨよりも低く内部電圧ＶＤＤ１よりも高い外部電源電圧を供給する。 - 特許庁

Therefore, in normal operation in the SSTL mode, the reference potential VREF0 is a voltage generated by the reference potential generating circuit, and the reference potential VREF is 1.5 V supplied to the pad PAD1.例文帳に追加

従って、ＳＳＴＬモードにおける通常動作では、基準電位ＶＲＥＦ０は基準電位発生回路が発生した電圧、基準電位ＶＲＥＦはパッドＰＡＤ１に供給された１．５Ｖとなる。 - 特許庁

The semiconductor device 20 is provided with a bias detection circuit 1, an oscillation circuit 2, an oscillation circuit 3, an inverter INV1, an inverter INV2, a closed inverter CINV1, a closed inverter CINV2 and terminals Pad1 to 3.例文帳に追加

半導体装置２０には、バイアス検知回路１、発振回路２、発振回路３、インバータＩＮＶ１、インバータＩＮＶ２、クロックドインバータＣＩＮＶ１、クロックドインバータＣＩＮＶ２、及び端子Ｐａｄ１乃至３が設けられている。 - 特許庁

This semiconductor integrated circuit 50 is provided with: a reference power source 1; a leakage current canceling circuit 2; an amplifier circuit 3; an NPN transistor NT1; a resistor R1; a resistor R2; an external terminal Pad1; and an external terminal Pad2.例文帳に追加

半導体集積回路５０には基準電源１、リーク電流キャンセル回路２、増幅回路３、ＮＰＮトランジスタＮＴ１、抵抗Ｒ１、抵抗Ｒ２、外部端子Ｐａｄ１、及び外部端子Ｐａｄ２が設けられる。 - 特許庁

The T-type semiconductor units 31 to 3n, in which embedded wires and a connection wire 4 are electrically connected with one another via vias, are connected with one another by using the connection wire 4, and each of external terminals Pad1 to 4 is connected with the connection wire 4.例文帳に追加

Ｔ型半導体ユニット３１乃至３ｎは、ビアを介して埋込み配線と接続配線４が電気的に接続され、互いに接続配線４で接続され、外部端子Ｐａｄ１乃至４がそれぞれ接続配線４に接続される。 - 特許庁

This device is provided with a limiter circuit 23 outputting voltage discrimination FLG to set a boosting voltage level of a boosting circuit to the prescribed value, and a monitor circuit 24 outputting a monitor signal monitoring a monitor node of the limiter circuit and stabilizing boosting voltage to a PAD1.例文帳に追加

昇圧回路の昇圧電圧レベルを所定値設定するため電圧判定ＦＬＧを出力するリミッタ回路２３と、リミッタ回路の監視ノードを監視して昇圧電圧安定化のモニタ信号をＰＡＤ１に出力するモニタ回路２４とを備える。 - 特許庁