pclkとは 意味・読み方・使い方

A PCLK generation part 40 generates a modulation clock PCLK.例文帳に追加

ＰＣＬＫ生成部４０において変調クロックＰＣＬＫを生成する。 - 特許庁

For example when a system is operated at low speed and writing of one time can be performed in one cycle of a reference clock signal PCLK, writing operation is performed every one cycle of the reference clock signal PCLK by setting a writing cycle mode WM.例文帳に追加

例えば、システムが低速に動作して基準クロック信号PCLKの一周期内に一回の書き込みが可能な場合には前記書き込み周期モ−ドWMの設定により基準クロック信号PCLKの一周期毎に書き込み動作が遂行される。 - 特許庁

This circuit is provided with a clock buffer 10 for generating an inside clock signal PCLK-1 obtained by delaying an outside clock signal CLK, a frequency divider 12 for generating a PCLK-2 by frequency-dividing the PCLK-1, and a main delay 14 for generating a clock signal DCLK-1 by delaying the PCLK-2.例文帳に追加

外部クロック信号ＣＬＫを遅延させたＰＣＬＫ−１を発生するクロックバッファ１０と、ＰＣＬＫ−１を分周してＰＣＬＫ−２を発生する分周器１２と、ＰＣＬＫ−２を遅延させてＤＣＬＫ−１を発生するメインディレイ１４がある。 - 特許庁

A pixel clock (PCLK) control circuit 124 makes the pixel clock (PCLK) transit based on these control signals a, b and a high frequency clock (VCLK).例文帳に追加

画素クロック（ＰＣＬＫ）制御回路１２４は、この制御信号ａ，ｂと高周波クロック（ＶＣＬＫ）とに基づいて画素クロック（ＰＣＬＫ）の状態を遷移させる。 - 特許庁

Any one of them is selected based on bit 0 of the phase data and state transition of the pixel clock (PCLK) and outputted as the pixel clock (PCLK).例文帳に追加

また、これらの何れか一方を位相データのビット０と画素クロック（ＰＣＬＫ）の状態遷移とに基づいて選択し、これを画素クロック（ＰＣＬＫ）として出力する。 - 特許庁

The switcher 51 switches a selection parallel clock PCLK to PCLK1 or PCLK2.例文帳に追加

切替器５１は、選択パラレルクロックＰＣＬＫを、ＰＣＬＫ１あるいはＰＣＬＫ２に切り替える。 - 特許庁

When the switcher 51 switches the selection parallel clock PCLK, the phase shifter 53 shifts the phase of the selection parallel clock PCLK just by the phase difference detected by the phase comparator 55.例文帳に追加

切替器５１が選択パラレルクロックＰＣＬＫを切り替える際、フェーズシフタ５３は、位相比較器５５で検出された位相差だけ選択パラレルクロックＰＣＬＫの位相をシフトさせる。 - 特許庁