phy-3とは 意味・読み方・使い方

Then a PHY section 3 transmits the data packets whose arrangements are revised by the rearrangement section 21 and the parity packets generated by the parity packet generating section 22.例文帳に追加

そして、ＰＨＹ部３は、再配列部２１によって配列が変更された後のデータパケットおよびパリティパケット生成部２２によって生成されたパリティパケットを送信する。 - 特許庁

Bias voltage BIAST having positive temperature dependency is given to a current source (3) deciding an operating current of a refresh-timer (912) issuing refresh-request (PHY), a positive temperature characteristic is given to this current source (3).例文帳に追加

リフレッシュ要求（ＰＨＹ）を発行するリフレッシュタイマ（９１２）の動作電流を決定する電流源（３）に、正の温度依存性を有するバイアス電圧ＢＩＳＴを与え、この電流源（３）の駆動電流を正の温度特性を持たせる。 - 特許庁

A clock controller 53 outputs a reference clock signal REFCLK from a reference clock signal generation circuit 3 to the PHY circuit 52 in an L0 state, and meanwhile, controls a switch SW to output a clock signal CL2 from a generation circuit 54 to the PHY circuit 52 in the L1 state and stops the operation of the reference clock signal generation circuit 3.例文帳に追加

クロックコントローラ５３は、Ｌ０ステートにおいて基準クロック信号発生回路３からの基準クロック信号ＲＥＦＣＬＫをＰＨＹ回路５２に出力する一方、Ｌ１ステートにおいて発振回路５４からのクロック信号ＣＬ２をＰＨＹ回路５２に出力するようにスイッチＳＷを制御するとともに基準クロック信号発生回路３の動作を停止する。 - 特許庁

An ATM cell whose VPI/VCI value is discriminated to need no rewriting is sent to an output cell buffer 14, and the output selector 15 outputs the ATM cell stored in the output cell buffer 14 to the output side PHY 3-1 to 3-n sequentially.例文帳に追加

ＶＰＩ／ＶＣＩ値の書換えが不要と判定されたＡＴＭセルは出力セルバッファ１４に送られ、出力セルバッファ１４に蓄積された後に出力選択器１５から出力側のＰＨＹ３−１〜３−ｎに順次出力される。 - 特許庁

The selector 11 gives an ATM cell whose VPI/VCI value is discriminated to need rewriting to a general-purpose ATM switch 12, which rewrites the VPI/VCI value and an output selector 13 outputs the resulting ATM cell to output side PHY 3-1 to 3-n.例文帳に追加

ＶＰＩ／ＶＣＩ値の書換えが必要と判定されたＡＴＭセルは汎用ＡＴＭスイッチ１２に送られ、汎用ＡＴＭスイッチ１２でＶＰＩ／ＶＣＩ値の書換えが行われた後に出力選択器１３から出力側のＰＨＹ３−１〜３−ｎに出力される。 - 特許庁

In acquiring a resource needed to perform transfer on the bus, a PHY layer 1 connected to the bus a LINK layer 2, a transaction layer 4 and a resource processor 3 for performing acquisition control of the resource with the respective layers are arranged.例文帳に追加

バス上で転送を行うのに要するリソースを取得する際、バスに接続されるＰＨＹレイヤ１と、ＬＩＮＫレイヤ２と、トランザクション・レイヤ４と、各レイヤとの間にリソースの取得制御を行うリソース処理装置３とを有する。 - 特許庁

Each control signal of a UTOPIA bus 2, for connecting an ATM layer device 1 to a PHY layer device 3, is shared by reception side processing and transmission side processing, and the transmission side processing and the reception side processing are switched alternately through time-division.例文帳に追加

ＡＴＭレイヤデバイス１とＰＨＹレイヤデバイス３との間を接続するＵＴＯＰＩＡバス２の各制御信号を受信側処理と送信側処理とで共用し、送信側処理と受信側処理とを時分割で交互に切り替える。 - 特許庁

In accordance with the result of the determination, a power control section 159 on/off-controls individual switches 160-1 to 160-3 to power up/down a PHY processing section 151, the signal processing section 152 and an optical interface section 155 independently.例文帳に追加

判定結果に応じて、電源制御部１５９がスイッチ１６０−１〜１６０−３を個別にオンオフ制御し、ＰＨＹ処理部１５１、信号処理部１５２、光インタフェース部１５５の電源供給および電源切断を個別に切り替える。 - 特許庁