state linesとは 意味・読み方・使い方

The semiconductor memory device includes word lines 1, bit lines 2 arranged so as to intersect with the word lines 1, an insulating film 3 arranged at each of intersections of the word lines 1 and the bit lines 2, an interlayer dielectric filling between the word lines 1 and between the bit lines 2, and a resistance varying material 4 connected to the bit lines 1 and shifted between a low resistance state and a high resistance state.例文帳に追加

半導体記憶装置は、ワード線１と、ワード線１と交差するように配置されたビット線２と、ワード線１とビット線２との各交差部に配置された絶縁膜３と、ワード線１の間及びビット線２の間を埋め込む層間絶縁膜と、ビット線１に接続され、低抵抗状態と高抵抗状態との間で遷移する抵抗変化材４とを備える。 - 特許庁

The wear state of the brush 1 can be recognized by the wear recognition lines 5a and 5b.例文帳に追加

ブラシの摩耗状態を摩耗確認線５ａ、５ｂにより確認できる。 - 特許庁

A result of a state of the necessity of care in the previous time is drawn by broken lines and a result of a necessity state of the necessity of care this time is drawn by continuous lines in a radar chart Ra.例文帳に追加

レーダーチャートＲａには、前回の要介護状態の結果が破線で描かれ、今回の要介護状態の結果が実線で描かれる。 - 特許庁

And the ROM memory cell arrays 20M_0 to 20M_n has a plurality of word lines and a plurality of bit lines, and constituted of a plurality of memory cells which are arranged at intersections of word lines and bit lines in a matrix state.例文帳に追加

そして、ＲＯＭメモリセルアレイ２０Ｍ_０〜２０Ｍ_ｎは、複数のワード線と複数のビット線を有し、ワード線とビット線の交点に行列状に配列された複数のメモリセルから構成されている。 - 特許庁

The conveying lines 32a, 32b are adapted to convey a pachinko game machine 10 in an upright state.例文帳に追加

搬送ライン３２ａ，３２ｂは、パチンコ機１０を直立状態で搬送する。 - 特許庁

Delays owing to delay lines 1 and 2 are reduced in a non-locked state, and increased in a locked state.例文帳に追加

非ロック状態では遅延ライン１，２の遅延を少なくし、ロック状態では遅延ライン１，２の遅延を大きくする。 - 特許庁

At least one of the electric motor feed lines 14a and 14b and the electric motor state signal lines 17a and 17b is shared.例文帳に追加

電動機給電線１４ａ、１４ｂと電動機状態信号線１７ａ、１７ｂの少なくとも１本を共用にする。 - 特許庁

To improve sense sensitivity in a semiconductor device in which bit lines are made a hierarchical state.例文帳に追加

ビット線が階層化された半導体装置においてセンス感度を向上させる。 - 特許庁