subtractersとは 意味・読み方・使い方

The subtracters 8 and 9 subtract an offset value from the A-phase signal digital value and the B-phase signal digital value to output results thereof to an interpolation position data operation part 5.例文帳に追加

減算器８および９は、Ａ相信号ディジタル値およびＢ相信号ディジタル値からオフセット値を減算し、内挿位置データ演算部５へ出力する。 - 特許庁

Analog subtracters 203 and 303 subtracts the analog signals of the D/A conversion parts 311 and 313 from the signals held by the S/H circuits 201 and 301.例文帳に追加

Ｓ／Ｈ回路２０１，３０１で保持している信号からＤＡ変換部３１１，３１３のアナログ信号の減算をアナログ減算器２０３，３０３で行う。 - 特許庁

Subtracters 172-1 to 16 take the difference between the line quality predicted by the corresponding line quality candidate generators 171-1 to 16 and target quality and output a differential value.例文帳に追加

減算器１７２-1〜16は、対応する回線品質候補生成器１７１-1〜16にて予測された回線品質と目標品質との差分をとり、差分値を出力する。 - 特許庁

The operation part 7 operates the offset value by integrating the A-phase and B-phase signal digital values corresponding to one cycle in terms of interpolation position data, outputting the offset value to the subtracters 7 and 8.例文帳に追加

オフセット補正値演算部７は、Ａ相信号ディジタル値とＢ相信号ディジタル値を内挿位置データで１周期分積分してオフセット値を演算し、減算器７および８へ出力する。 - 特許庁

At the time of executing the dual sum of product arithmetic operation of the dual data columns with single precision, the adder/subtracters 103 and 104 are made to execute parallel accumulating operations by preventing the shifter 105 from executing any shift processing.例文帳に追加

単精度のデータ列どうしのデュアル積和演算時には、シフタ１０５がシフト処理を行わないようにして両加減算器１０３，１０４に並列累算動作をさせる。 - 特許庁

Subtracters 78 and 80 subtract the estimated spread signals, which do not correspond to the spread codes of each path, from the total spread signal, and the despreading circuits 82 despread values obtained by the subtraction in the spread codes of each path.例文帳に追加

引き算器７８及び８０は、各パスの拡散コードに対応しない推定拡散信号を総和拡散信号から引き算し、これを逆拡散回路８２が各パスの拡散コードで逆拡散する。 - 特許庁

The image frequency disturbance cancel signal obtained by the adaptation processing is level-adjusted by ATT 53 and 54, and inputted to subtracters 55, and 56, and synthesized with the output of the image disturbance canceller.例文帳に追加

適応処理により得られたイメージ周波数妨害キャンセル信号は、ＡＴＴ５３、５４でレベルが調整された後、減算器５５、５６に入力され、イメージ妨害キャンセラの出力に合成される。 - 特許庁

This arithmetic processor is provided with two single precision multipliers 101 and 102, two double precision adder/subtracters 103 and 104, one shifter 105 for digit matching, a register file 106 and a latch 116 for accumulation.例文帳に追加

２個の単精度乗算器１０１，１０２と、２個の倍精度加減算器１０３，１０４と、桁合わせのための１個のシフタ１０５と、累算のためのレジスタファイル１０６及びラッチ１１６とを設ける。 - 特許庁