意味 | 例文 (12件) |
test tapとは 意味・読み方・使い方
追加できません
(登録数上限)
意味・対訳 試験用端子
「test tap」の部分一致の例文検索結果
該当件数 : 12件
The JTAG test system includes a test data collection section 3 for collecting test data in synchronization with a clock with a TAP controller, and a JTAG analysis software processing section, and has a TAP state analysis processing section for performing TAP state analysis between the TAP controller 1 and the collection section 3.例文帳に追加
TAPコントローラとクロックに同期してテストデータ収集を行うテストデータ収集部とJTAG解析ソフトウェア処理実行部とを含むJTAGテストシステムであって、TAPコントローラとテストデータ収集部の間に、TAPステート解析をリアルタイムで実行するTAPステート解析処理部を設けたことを特徴とするもの。 - 特許庁
The integrated circuit includes a test access port(TAP) and a DFT scan circuit.例文帳に追加
集積回路は試験アクセスポート(TAP)及びDFTスキャン回路を含む。 - 特許庁
Consequently the FPGA 102 is functioned as a TAP controller during the test operation of the JTAG to perform a boundary scan test for the other integrated circuit.例文帳に追加
これによりJATGのテスト動作時に、FPGA102をTAPコントローラとして機能させ、他の集積回路に対するバウンダリスキャンテストを行う。 - 特許庁
When a test is performed using a child TAP controller 13, a parent TAP controller 12 outputs a signal for making the output of a flip-flop 15 "1" and making the output of a flip-flop 16 "0".例文帳に追加
子のTAPコントローラ13を用いてテストを行う場合には、親のTAPコントローラ12がフリップフロップ15の出力を「1」に、フリップフロップ16の出力を「0」する信号を出力する。 - 特許庁
The built-in self-test circuit generates a pattern for memory test in a programmable manner conforming to indication input through the TAP controller and output it, also, compares data read from the external memory with an expected value and judges the data.例文帳に追加
ビルトインセルフテスト回路は、TAPコントローラを介して入力される指示に従ってプログラマブルにメモリテスト用パターンを生成して出力し、且つ、外部メモリから読み込んだデータを期待値と比較判定する。 - 特許庁
A flow rate detector mounting port for mounting a measuring instrument for measuring a flow rate of tap water discharged through the discharge pipe for test is provided to the secondary side piping or discharge pipe for test which is branched therefrom.例文帳に追加
更に、試験用排出管から排出される水道水の流量を計測する計測器を取り付けるための流量検出器取付口を、二次側配管、あるいは二次側配管から分岐した試験用排出管に設ける。 - 特許庁
The semiconductor device is provided, between a plurality of chips 2 formed on a wafer 1, with a test circuit including a TAP 3 for accessing an objective circuit 5 in a chip externally and testing the circuit 5.例文帳に追加
ウエハ1上に形成された複数のチップ2間にチップ内のテスト対象回路5に外部からアクセスしてテストを行うTAP3を含むテスト回路を備える。 - 特許庁
-
履歴機能過去に調べた
単語を確認! -
語彙力診断診断回数が
増える! -
マイ単語帳便利な
学習機能付き! -
マイ例文帳文章で
単語を理解! -
「test tap」の部分一致の例文検索結果
該当件数 : 12件
The TAP includes in its TAP block a linear feedback shift, register, a signature register with a plurality of inputs, a step counter, a shift counter, a step/shift controller, an MISR mask register, etc., and is capable of automatically creating BIST test patterns through the use of a TAP circuit and simultaneously loading them to a plurality of parallel scan paths over a whole digital circuit.例文帳に追加
TAPはそのTAPブロック内に、線形フィードバックシフトレジスタ、複数入力のシグニチャレジスタ、ステップカウンタ、シフトカウンタ、ステップ/シフトコントローラ及びMISRマスクレジスタ等を含み、TAP回路を用いてBIST試験パターンを自動的に作成すると同時にこれらをデジタル回路全体にわたる複数の並列スキャンパスへとロードすることが出来る。 - 特許庁
Various TAP(test access port) constitutions are realized such as supporting a Safety Extra Low Voltage(SELV) specification and a Telecom Network Voltage(TNV) specification by using a relay matrix in the card slot.例文帳に追加
カードスロットにあるリレーマトリックスを使用してSafety ExtraLow Voltage(SELV)規格とTelecom NetworkVoltage(TNV)規格をサポートするなど様々なTAP構成が可能となる。 - 特許庁
The semiconductor device adopts a multiplexer (13) which select the memory controller or the built-in self-test circuit in a switchable manner as a circuit for connecting to the memory interface conforming to the control information input from the outside through the TAP controller.例文帳に追加
TAPコントローラを介して外部から入力する制御情報に従ってメモリインタフェースに接続する回路としてメモリコントローラ又ビルトインセルフテスト回路を切り替え可能に選択するマルチプレクサ(13)を採用する。 - 特許庁
This linking addressable shadow port (LASP) and a protocol comprise to address to the LASP using a single protocol or a protocol bypass input and connect a plurality of secondary test access ports (TAP) of the LASP.例文帳に追加
本発明によれば、リンキング・アドレス可能シャドウ・ポート(LASP)とプロトコルが単一プロトコル又はプロトコル・バイパス入力を使用してLASPにアドレスすること及びLASPの複数の2次テスト・アクセス・ポート(TAP)の接続を構成できる。 - 特許庁
Namely, the integrated circuit enables communications between the host device and the JTAG controller via a system bus without the need for a dedicated JTAG test access port (TAP) typically required for accessing the JTAG controller.例文帳に追加
即ち、本集積回路は、典型的にJTAG制御器へアクセスするために必要とされる専用のJTAGテストアクセスポート(TAP)に対する必要性無しに、システムバスを介してホスト装置とJTAG制御器との間で通信を行うことを可能とする。 - 特許庁
|
意味 | 例文 (12件) |
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると
|
「test tap」のお隣キーワード |
weblioのその他のサービス
ログイン |
Weblio会員(無料)になると
|