timing simulatorとは 意味・読み方・使い方

To provide a logic simulation method which performs timing verification while taking jitters of a PLL block into account and its logic simulator.例文帳に追加

PLLブロックのジッタを考慮したタイミング検証を行う論理シミュレーション方法及びその論理シミュレータを提供する。 - 特許庁

To provide a logic simulator capable of suppressing a large amount of spurious errors occurring in timing check, and of performing a careful setting.例文帳に追加

タイミング・チェックにおいて発生する大量の擬似エラーを抑制し、きめ細かな設定が可能な論理シミュレータを得ること。 - 特許庁

Then, a logic simulator 114 and a timing analyzer 116 simulate the operation of an IC by using the data 112.例文帳に追加

そしてこの劣化後タイミングデータ１１２を用いて、論理シミュレータ１１４やタイミングアナライザ１１６によってＩＣの動作をシミュレーションする。 - 特許庁

A timing constraint 4 defined by a designer, a verification object circuit (RTL) 5 and a testbench 6 are given to a delay added RTL logic simulator.例文帳に追加

遅延付加ＲＴＬ論理シミュレータに対して、設計者により定義されたタイミング制約４、検証対象回路（ＲＴＬ）５、テストベンチ６が与えられる。 - 特許庁

To judge the quality of LSI in an LSI verification in which the output of a simulator output is taken as the expected value of the output of an LSI to be tested by interrupting the operations of the LSI to be tested and the simulator at an optional timing during operation description, and comparing the output of the LSI to be tested with the expected value.例文帳に追加

シミュレータ出力を被試験ＬＳＩ出力の期待値とするＬＳＩ検証において、任意の動作記述中のタイミングで被試験ＬＳＩとシミュレータの動作を中断させ、被試験ＬＳＩの出力を期待値と比較してＬＳＩの良否を判定する。 - 特許庁

The RNC simulator receives the state setting request from the UE simulator 1S, transmits the state setting request to a base station 2, and after receiving a response from the base station 2, transmits a synchronization correction setting message generated on the basis of synchronization timing specification information included in the scenario to the base station 2 to allow the base station 2 to switch the state.例文帳に追加

RNCシミュレータはUEシミュレータから状態設定要求を受信すると状態設定要求を基地局２へ送信し、その応答を待って、シナリオに含まれている同期タイミングの指定情報を基に生成した同期補正設定メッセージを基地局へ送信し、基地局で状態の切替えを実施させる。 - 特許庁

The logic simulator decides an output of a cell of a digital circuit defined by a netlist with delay 20 and an error message to be outputted to an error message 70 in accordance with processing of a timing error constraint specifying information 50, when an allowed value of a timing constraint defined by a standard cell library for delayed simulation 30 is violated.例文帳に追加

論理シミュレータは、遅延シミュレーション用標準セルライブラリ３０に規定されているタイミング制約の許容値を違反した場合、タイミングエラー制約指定情報５０の処理にしたがって、遅延付きネットリスト２０で定義されるデジタル回路のセルの出力およびエラーメッセージ７０に出力するエラーメッセージを決定する。 - 特許庁

As to each of the logical blocks where the RTL data and a signal pattern for verification are input and which are detected by the detection unit 110, an RTL simulator 120 acquires changing timing of multiple entries in the logical block.例文帳に追加

ＲＴＬシミュレータ１２０は、上記ＲＴＬデータと、検証用の信号パターンとが入力され、検出部１１０により検出された各論理ブロックについて、該論理ブロックの複数の入力の変化タイミングを取得する。 - 特許庁