意味 | 例文 (9件) |
wiring integration designとは 意味・読み方・使い方
追加できません
(登録数上限)
「wiring integration design」の部分一致の例文検索結果
該当件数 : 9件
To provide a layout design device and a layout method, capable of achieving high integration of wiring.例文帳に追加
配線の高集積化を実現することができるレイアウト設計装置及びレイアウト方法を得る。 - 特許庁
To reduce wiring time in layout design even when a semiconductor integrated circuit has a high integration degree.例文帳に追加
集積度の高い半導体集積回路の場合でもレイアウト設計における配線に係る時間を短縮する。 - 特許庁
To provide a method of wiring design for a semiconductor device, wherein a redundant wiring is eliminated by setting an appropriate virtual terminal position for improved wiring integration.例文帳に追加
最適な仮想端子位置を設定することによって冗長な配線を無くし、配線の集積度を向上させることができる半導体装置の配線設計方法を提供する。 - 特許庁
To provide a semiconductor integrated circuit device and a wiring layout method, in which thick power supply wiring will not be formed, high integration density can be realized easily, and moreover flexibility in layout design is enhanced.例文帳に追加
太い電源配線を形成することなく、高集積化に有利でしかもレイアウト設計の自由度を高くした半導体集積回路装置と配線レイアウト方法を提供する。 - 特許庁
To avoid design rule violation regarding via density without decline in integration or without an increase in chip area even when a wiring cluster is used.例文帳に追加
束配線を用いた場合でも集積度の低下やチップ面積の増加を起こさずにビア密度に対するデザインルール違反を回避できるようにすること。 - 特許庁
To provide an automatic layout apparatus in which all design rule violations due to wiring between cells are avoided without reducing the integration of a semiconductor device and sharply increasing wiring processing time.例文帳に追加
本発明は、半導体装置の集積度を低下させず、配線処理時間を大幅に増大させることなく、セル間配線によるすべてのデザインルール違反を回避することができる自動レイアウト装置を提供する。 - 特許庁
To provide a method for manufacturing a printed wiring board for manufacturing a multilayer board with a high degree of integration in less manufacturing processes and wide design width when mounting parts, and the printed wiring board.例文帳に追加
できるだけ少ない製造工程で集積度が高く、部品実装時のデザインの幅が広くとれる多層板を製造することのできるプリント配線基板の製造方法およびそのようなプリント配線基板を提供する。 - 特許庁
-
履歴機能過去に調べた
単語を確認! -
語彙力診断診断回数が
増える! -
マイ単語帳便利な
学習機能付き! -
マイ例文帳文章で
単語を理解! -
「wiring integration design」の部分一致の例文検索結果
該当件数 : 9件
To provide a semiconductor device wherein its miniaturization and increase of integration density are made possible, and deterioration of circuit characteristic can be suppressed, and further, the degree in freedom of wiring design can be increased.例文帳に追加
半導体装置の小型化および高集積化が可能で、かつ、回路特性の劣化を抑制でき、かつ、配線設計の自由度を増すことができる半導体装置を提供する。 - 特許庁
To provide a method for forming a nonvolatile memory element during an wiring process for facilitating high integration by lamination and change of design when a nonvolatile memory element having a variable resistor composed of a perovskite metal oxide film is fabricated in a semiconductor integrated circuit, and a method for fabricating a nonvolatile memory element by a low temperature process without causing any thermal damage in the wiring process.例文帳に追加
半導体集積回路へ、ペロブスカイト型金属酸化膜からなる可変抵抗体を有する不揮発性記憶素子を作りこむ際に、積層化による高集積化と設計変更を容易にする配線工程中において不揮発性記憶素子を形成する方法と、配線工程で熱的ダメージを与えることのない低温プロセスで形成可能な不揮発性記憶素子の製造方法を提供する。 - 特許庁
|
意味 | 例文 (9件) |
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると
|
「wiring integration design」のお隣キーワード |
weblioのその他のサービス
ログイン |
Weblio会員(無料)になると
|