bit configurationとは 意味・読み方・使い方

To suppress signal delay in a memory cell array configuration having multi-divided bit lines.例文帳に追加

ビット線が多分割されたメモリセルアレイ構成においても、信号遅延を抑制する。 - 特許庁

A semiconductor device of the present invention has a hierarchical bit line configuration consisting of local bit lines LBL and global bit lines GBL, and comprises hierarchical switches SW for controlling connection between the local bit lines LBL and the global bit lines GBL.例文帳に追加

本発明の半導体装置は、ビット線構成がローカルビット線ＬＢＬとグローバルビット線ＧＢＬとに階層化され、ローカルビット線ＬＢＬとグローバルビット線ＧＢＬとの間の接続を制御する階層スイッチＳＷを備えている。 - 特許庁

To search a bit plane which first appears by a significant coefficient with a simple configuration.例文帳に追加

簡易な構成で、有意である係数が最初に登場するビットプレーンの検索を行う。 - 特許庁

To reduce error propagation with a simpler configuration when a bit shift error occurs.例文帳に追加

ビットシフトエラーが発生したとき、より簡単な構成でエラー伝搬が小さくなるようにする。 - 特許庁

In the PROM region PA, the PROM cell of the same configuration as the configuration of the normal memory cell is coupled to a redundancy sub bit line RSB.例文帳に追加

ＰＲＯＭ領域ＰＡでは、正規メモリセルと同構成のＰＲＯＭセルが冗長サブビット線ＲＳＢに結合される。 - 特許庁

An encrypted configuration bit stream is loaded to a register (not shown) of each configuration circuit 2, formed into an arrayed form PE 4 along a configuration chain 6.例文帳に追加

暗号化されたコンフィギュレーションビットストリームは、コンフィギュレーションチェーン６を通過しながらアレイ状のＰＥ４に形成された各コンフィギュレーション回路２のレジスタ(図示せず)にロードされる。 - 特許庁

A DCE converts the data, with a PPP frame configuration and to which the octet/bit is inserted, into data, with an enhanced PPP frame configuration and to which no octet/bit is inserted.例文帳に追加

ＤＣＥでは、ＰＰＰフレーム構成を有し、オクテット／ビット挿入されているデータを、改良されたＰＰＰフレーム構成を有し、オクテット／ビット挿入されていないデータに変換する。 - 特許庁

A gateway NW converts the data, with an enhanced PPP frame configuration and to which no octet/bit is inserted, into data, with a PPP frame configuration and to which the octet/bit is inserted.例文帳に追加

ゲートウェイ（ＮＷ）では、改良されたＰＰＰフレーム構成を有し、オクテット／ビット挿入されていないデータを、ＰＰＰフレーム構成を有し、オクテット／ビット挿入されているデータに変換する。 - 特許庁