clock pinとは 意味・読み方・使い方

A plurality of I/O functions are connected to a common bus, and the clock pin of each I/O function is projected to the outside.例文帳に追加

共通バスに複数のＩ／Ｏ機能を接続し、各々のＩ／Ｏ機能のクロックピンを外部へ出す。 - 特許庁

In the semiconductor integrated circuit having a clock signal circuit for propagating a clock signal, the clock circuit is configured by using a cell 1 having a pin structure, wherein pins are connected in the same layer, and a pin layer 1b-2 which is located lower than a power supply layer 1b-3.例文帳に追加

クロック信号を伝播するクロック回路を有する半導体集積回路でにおいて、クロック回路が、同じレイヤで接続可能なピン構造を有しかつピンのレイヤ１ｂ−２が電源層１ｂ−３より下に位置するセル１を用いて構成されている。 - 特許庁

In a synchronous semiconductor memory device operated synchronizing with a clock, the element receives a command via at least one input pin synchronizing with a first edge 26 of the clock, and receives an address via the input pin synchronizing with a second edge 28 of the clock.例文帳に追加

クロックに同期して動作する同期式半導体メモリ素子において、前記クロックの第１エッジ２６に同期して、少なくとも一つの入力ピンを介してコマンドを受信し、前記クロックの第２エッジ２８に同期して、前記入力ピンを介してアドレスを受信する。 - 特許庁

When an MCU is in a standby mode, a power control dedicated pin 4 is kept at a high level, an outer pin 5 and a clock control resistor 7 are connected together through the intermediary of a multiplexer 6, control pulse signals of high level are inputted into a control register 7 through an outer pin 5 to set the clock control register 7.例文帳に追加

ＭＣＵのスタンバイモード時、パワー制御専用ピンをハイレベルとして外部ピンとクロック制御レジスタをマルチプレクサを介して接続した後、外部ピンからハイレベルの制御パルス信号をクロック制御レジスタに入力して、クロック制御レジスタをセットする。 - 特許庁

A clock analysis part 4 of the logical circuit designing device 1 extracts, for a logical circuit given in the form of a net list or the like, clock paths of flip flop, latch and hard macro cell to a clock input pin from a name of a terminal or network which is to be a clock supply source designated by a clock designation part 2.例文帳に追加

論理回路設計装置１のクロック解析部４は、ネットリストなどの形式で与えられた論理回路について、クロック指定部２によって指定されたクロック供給源となる端子またはネット名から、フリップフロップとラッチおよびハードマクロのクロック入力ピンへのクロック経路を抽出する。 - 特許庁

A multiplying circuit 10 generates an internal test clock signal TST CLK2 made by multiplying an external test clock signal TST CLK inputted to the test pin terminal group TPG.例文帳に追加

逓倍回路１０は、テストピン端子群ＴＰＧに入力される外部テストクロック信号ＴＳＴ＿ＣＬＫを逓倍した内部テストクロック信号ＴＳＴ＿ＣＬＫ２を生成する。 - 特許庁

A signal is taken out from the rear stage of a dual pin photodiode of one branch in the group 1 and the front stage of CDR (Clock Data Recovery).例文帳に追加

グループ１内の一方のブランチのデュアルピンフォトダイオード後であって、ＣＤＲより前段から信号を取り出す。 - 特許庁

The waveforms of clock signal, data signal and load pulse of FPGA4 for control are further monitored by an output pin of FPGA4.例文帳に追加

さらに制御用のＦＰＧＡ４のクロック信号、データ信号、ロードパルスの波形を、ＦＰＧＡ４の出力ピンで監視する。 - 特許庁