clock edgeとは 意味・読み方・使い方

In the mark edge deviation measuring part 70, mark edge deviation between a reference clock edge and a mark edge is measured.例文帳に追加

マークエッジずれ測定部７０は、基準クロックエッジとマークエッジとの間のマークエッジずれを測定する。 - 特許庁

An edge detecting means 21 detects the edge of the frequency-divided clock signal.例文帳に追加

エッジ検出手段２１は、分周クロック信号のエッジを検出する。 - 特許庁

Therefore, as the adjusted clock S2, a clock matching its rise edge to S1 and matching its fall edge to S0 can be obtained.例文帳に追加

よって、調整済クロックＳ２として、ライズエッジがＳ１にフォールエッジがＳ０に合わせられたクロックが得られる。 - 特許庁

To provide a clock enabler for distributing a clock to a flip-flop that triggers both the edges of the rising edge and the falling edge of the clock.例文帳に追加

クロックの立上りエッジおよび立下りエッジの両エッジをトリガとするフリップフロップに対してクロックを分配するクロックイネーブラを提供する。 - 特許庁

Then, a clock signal synthesizing circuit is connected with the clock signal edge trigger generating circuits, and the target clock signal can be synthesized from the edge trigger signals.例文帳に追加

そして、クロック信号合成回路をクロック信号エッジトリガ生成回路に接続して、エッジトリガ信号により目標クロック信号を合成する。 - 特許庁

A waveform mixer generates an internal clock signal to be synchronized with the rising edge of the first clock signal and the falling edge of the second clock signal.例文帳に追加

波形混合器は第１クロック信号の立上りエッジと第２クロック信号の立下りエッジに同期される内部クロック信号を発生する。 - 特許庁

The delay circuit tdn delays the leading edge of an inverted clock signal, and the delay circuit tdp delays the trailing edge of a clock signal.例文帳に追加

遅延回路ｔｄｎは立ち上がりエッジを遅延させ、遅延回路ｔｄｐは立ち下がりエッジを遅延させる。 - 特許庁

When sending information to the other circuit, the information is sent at a clock edge opposed to a clock edge for the other circuit to fetch information by the clock of the second frequency.例文帳に追加

他の回路へ情報を送る際、情報を他の回路が第２の周波数のクロックにて情報を取り込むクロックエッジと相反するクロックエッジにて送る。 - 特許庁