flash EPROMとは 意味・読み方・使い方

CHARGING METHOD IN FLASH EPROM INTEGRATED CIRCUIT STRUCTURE例文帳に追加

フラッシュ・イーピーロム集積回路構造におけるチャージ方法 - 特許庁

PROGRAMMING METHOD FOR DATA PATTERN IN FLASH EPROM INTEGRATED CIRCUIT例文帳に追加

フラッシュ・イーピーロム集積回路におけるデータ・パターンをプログラムする方法 - 特許庁

IMPROVEMENT OF ANISOTROPICAL CHEMICAL ETCHING METHOD OF SILICON OXIDE IN MANUFACTURING MOS TRANSISTOR FLASH EPROM DEVICE例文帳に追加

ＭＯＳトランジスタ・フラッシュＥＰＲＯＭ装置を製造する際の酸化珪素の異方性化学的エッチング法の改良 - 特許庁

The buried layer 500 reduces the size of a channel of a flash EPROM cell and achieves higher array density.例文帳に追加

埋込層（５００）はフラッシュＥＰＲＯＭセルのチャネルの大きさを低減し、より高いアレイ密度を提供することを可能にする。 - 特許庁

Then the CPU 2 starts up data transfer control software written in the EPROM 5a to transfer main software from the EPROM 5a to a flash memory 3 via an address bus 6 and a data bus 7.例文帳に追加

すると、ＣＰＵ２は、ＥＰＲＯＭ５ａに書き込まれたデータ転送制御ソフトウェアを起動させることにより、メインソフトウェアをＥＰＲＯＭ５ａからアドレスバス６およびデータバス７を介してフラッシュメモリ３に転送する。 - 特許庁

A low resistance path is provided between the channels of the flash EPROM cell by the buried layer 500, thereby reducing the channel of the flash EPROM until erasure can be performed by giving the voltage (potential difference) between a gate line 28 and the substrate of the cell.例文帳に追加

フラッシュＥＰＲＯＭセルのチャネルは、埋込層が（５００）フラッシュＥＰＲＯＭセルのチャネル間に低抵抗経路を設けるのでゲートとセルの基板との間に電圧電位差を与えることによって消去が行なわれることを可能にするまでフラッシュＥＰＲＯＭのチャネルは低減される。 - 特許庁

The runway writing detecting circuit block 111 outputs the reset signal to the CPU 102, if the CPU attempts illegal writing to an EPROM 103 and a flash ROM 104.例文帳に追加

暴走書き込み検出回路ブロック１１１はまた、ＣＰＵがＥＰＲＯＭ１０３およびフラッシュＲＯＭ１０４に対し不正に書き込みを行った場合にもリセット信号をＣＰＵ１０２に出力する。 - 特許庁