m17とは 意味・読み方・使い方

The gate voltage of the NMOS transistor M16 is same as a voltage obtained by adding the voltage for the voltage drop of the resistor R5 to the gate/source voltage of an NMOS transistor M17.例文帳に追加

ＮＭＯＳトランジスタＭ１６のゲート電圧は、ＮＭＯＳトランジスタＭ１７のゲート・ソース間電圧に抵抗Ｒ５の電圧降下分を加えた電圧となる。 - 特許庁

The majority circuit M4 includes first determination circuits M11, M13, first correction circuits M15, M17, second determination circuits M12, M14 and second correction circuits M16, M18.例文帳に追加

多数決回路Ｍ４は、第１判定回路Ｍ１１、Ｍ１３、第１補正回路Ｍ１５、Ｍ１７、第２判定回路Ｍ１２、Ｍ１４、第２補正回路Ｍ１６、Ｍ１８を備える。 - 特許庁

The drain currents of the PMOS transistor M15 are turned into the drain currents of the NMOS transistor M17, and the same currents flow to a resistor R5, and voltage drop is generated.例文帳に追加

ＰＭＯＳトランジスタＭ１５のドレイン電流はＮＭＯＳトランジスタＭ１７のドレイン電流になり、抵抗Ｒ５にも同じ電流が流れ電圧降下が発生する。 - 特許庁

In this case, radio equipment M1-M3 in the congestion rank stop transmission of the congestion information and the radio equipment M5-M8, M17 and M18 stop the transmission of a new piece of congestion information.例文帳に追加

この場合、渋滞隊列中の無線装置Ｍ１〜Ｍ３は、渋滞情報の発信を停止し、無線装置Ｍ５〜Ｍ８，Ｍ１７，Ｍ１８は、新たな渋滞情報の発信を停止する。 - 特許庁

Furthermore, the control circuit 105 controls a transistor M17 in accordance with the analog gain setting and performs current modulation of the comparators 102 so as to provide the correlation on system between the gain setting and the current values of the comparators (namely, to increase current amounts of the comparators when the gain setting is high).例文帳に追加

また、制御回路１０５がアナログゲインの設定に応じてトランジスタＭ１７を制御し、各比較器１０２の電流変調を行うことにより、ゲイン設定と比較器の電流値にシステム上の相関を持たせる（すなわち、ゲイン設定が高いときに比較器の電流量を増加する）。 - 特許庁

In an AB class operational amplifier 100, all transistors configuring the AB class operational amplifier 100 in a low supply voltage are made to be operated within a saturation area by making threshold voltages of transistors M17, M18 for configuring an output stage 5 higher than the sum of saturation drain voltages of transistors configuring cascode connection stages 3, 4 connected to the output stage 5.例文帳に追加

ＡＢ級演算増幅器１００では、出力段５を構成するトランジスタＭ１７、Ｍ１８の閾値電圧を、前記出力段５に接続されたカスコード接続段３、４を構成するトランジスタの飽和ドレイン電圧の和よりも高くすることにより、低電源電圧においてＡＢ級演算増幅器１００を構成する全てのトランジスタを飽和領域内で動作させる。 - 特許庁