macro logicとは 意味・読み方・使い方

FLIP-FLOP CIRCUIT FOR SCAN TEST, LOGIC MACRO, SCAN TEST CIRCUIT AND LAYOUT METHOD THEREOF例文帳に追加

スキャンテスト用フリップフロップ回路、論理マクロ、スキャンテスト回路及びそのレイアウト方法 - 特許庁

To provide a semiconductor device for which a burn-in time can be shortened by performing burn-in of a logic circuit and burn-in of a DRAM- macro in a logic mix memory of a logic circuit and a DRAM-macro.例文帳に追加

論理回路とＤＲＡＭマクロのロジック混載メモリにおいて、論理回路のバーンインとＤＲＡＭマクロのバーンインとを並列的に行い、バーンイン時間を短縮することができる半導体装置を提供する。 - 特許庁

This semiconductor memory is constituted of a logic circuit and a memory-macro.例文帳に追加

本発明による半導体記憶装置は、ロジック回路とメモリマクロとで構成される。 - 特許庁

To detect a delay failure in a logic between a memory macro and a user logic circuit.例文帳に追加

本発明の課題は、メモリマクロとユーザー論理回路間の論理における遅延故障を検出可能とすることを目的とする。 - 特許庁

To reduce the number of test patterns necessary for a macro boundary test in detecting delay failure between a macro and a user logic circuit.例文帳に追加

マクロとユーザロジック回路との間の遅延故障を検出するマクロ境界テストにおいて必要なテストパタンの数を減少させる。 - 特許庁

To reduce the signal delay among various cells including the signal delay among macro cells, that between a macro cell and an I/O cell, and that among logic cells by appropriately arranging the macro cell while considering the connection relationship among the macro cells, and that among the macro cells, I/O cell, and logic cell, and at the same time widely securing the arrangement wiring schedule region of the logic cell.例文帳に追加

マクロセル同士の接続関係およびマクロセルとＩＯセルおよびロジックセルとの接続関係を考慮して適切配置にマクロセルを配置するとともに、チップの中央にロジックセルの配置配線予定領域を広く確保することにより、マクロセル間の信号遅延、マクロセルとＩＯセル間の信号遅延、ロジックセル間の信号遅延を含めた種々のセル間の信号遅延の低減を可能にする。 - 特許庁

LOGIC VERIFICATION METHOD AND DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND RECORDING MEDIUM WITH VOLTAGE GENERATION CIRCUIT MACRO LOGIC MODEL RECORDED THEREON例文帳に追加

半導体集積回路の論理検証方法、設計方法、及び電圧発生回路マクロの論理モデルが記録された記録媒体 - 特許庁

The semiconductor integrated circuit of this invention mounts a memory macro 1 and a logic core 2.例文帳に追加

本発明にかかる半導体集積回路装置は、メモリマクロ１とロジックコア２が搭載されている。 - 特許庁