RS58760B1 - Metoda za lokalno upravljanje signalnim lampama za primene u saobraćaju i kontrolni sistem - Google Patents

Description

Opis

STANJE TEHNIKE

[0001] Pronalazak se odnosi na metodu i kontrolni sistem za lokalno upravljanje najmanje dvema signalnim lampama za primenu u saobraćaju.

[0002] Poznato je da se signalnim lampama upravlja pomoću signalno-sigurnosne stanice (interlocking station). Ipak, upravljanje se mora izvoditi preko dugačkih, i za instalaciju skupih kablova sa visokim naponom, koji se moraju ručno podešavati preko glomaznih transformatora u blizini lampi. Dalje, transformacija napona je uključena sa dodatnim naporom.

[0003] Upravljačke instalacije koje se nalaze u blizini signalnih lampi omogućavaju korišćenje niskog jednosmernog (DC) napona i centralno podešavanje napona. Mere se struje signalnih lampi i napon napajanja se podešava kolektivno za sve signalne lampe. Kao rezultat toga, emisija različitih signalnih lampi može biti različita, u zavisnosti od specifičnih uslova okoline, različitih parametara različitih signalnih lampi ili degradacije spojeva (korozija kablova i klema itd.). Naročito kada se koriste niski naponi, ove razlike (u npr. temperaturi, stepenu degradacije spojeva) mogu rezultovati velikim razlikama u sjajnosti lampe, koje mogu dovesti do smanjene vidljivosti signala ili, u slučaju da je vrednost korekcije struje prilagođena tako da je signalna lampa sa najmanjom stvarnom efektivnom vrednošću (rms) struje u skladu sa željenom vrednošću struje, trajnost drugih signalnih lampi se smanjuje zbog povećane struje kojoj su lampe izložene.

[0004] Dokument prethodnog stanja tehnike US 3,885,197 opisuje metodu i sistem za upravljanje mnoštvom signalnih lampi za primene u saobraćaju. Metoda za lokalno upravljanje sistemom koji sadrži različite lampe je poznata iz dokumenta prethodnog stanja tehnike US 6,031,749, koji obelodanjuje podešavanje struje lampe, za svaku od različitih lampi, zasnovano na poređenju izmerene efektivne vrednosti struje lampe i željene efektivne vrednosti struje.

PREDMET PRONALASKA

[0005] Predmet ovog pronalaska je, prema tome, da obezbedi metodu i sistem za upravljanje signalnim lampama posredstvom niskonaponskih signala, pri čemu degradacija pojedinačnih signalnih lampi ne dovodi do smanjene vidljivosti signala, a istovremeno je i trajnost signalnih lampi poboljšana.

OPIS PRONALASKA

[0006] Ovaj predmet je rešen metodom prema patentnom zahtevu 1.

[0007] Prema ovom pronalasku, koraci od a) do f) ove metode izvode se za svaku signalnu lampu odvojeno, pri čemu se za svaku signalnu lampu procenjuju pojedinačne vrednosti korekcije. Za svaku signalnu lampu generiše se impulsno-širinski modulisani signal (Pulse Width Modulated - PWM signal) prema željenim efektivnim vrednostima struje nezavisno od podešavanja vrednosti struje drugih signalnih lampi, a polaritet PWM signala se moduliše.

[0008] Podešavanjem struje na određenu efektivnu vrednost struje za svaku signalnu lampu nezavisno od željenih efektivnih vrednosti i stvarnih efektivnih vrednosti drugih signalnih lampi, može se postići uniformna sjajnost za sve signalne lampe. Takođe je moguće realizovati različite unapred određene vrednosti sjajnosti za različite signalne lampe, ako se to želi. Samim tim, može se postići dodeljena sjajnost za svaku pojedinačnu signalnu lampu. Nije potrebno praviti nikakav kompromis u pogledu sjajnosti lampe. Struja se može prilagoditi da različite lampe različito reaguju, npr. na uticaje okoline poput parametara kablova. Tako, svaka lampa može da radi sa optimizovanom efektivnom vrednošću struje. U skladu sa ovim pronalaskom, signali naizmenične (AC) struje se generišu modulacijom polariteta PWM signala, čime se sprečava migracija materijala unutar sijaličnog vlakna lampe i tako dodatno povećava trajnost lampe. Poželjno je da se polaritet menja na svakih 10 ms da bi se imitiralo 50 Hz naizmenične (AC) struje. Za generisanje PWM signala poželjno je da se koristi programabilni logički uređaj, naročito programabilnim integrisanim kolima (FPGA -Field Programmable Gate Array).

[0009] Veoma je poželjno da se metoda sprovodi kontinualno kako bi se dobile sigurne informacije o statusu izlaza svake signalne lampe u bilo kom trenutku.

[0010] Izraz "lokalno upravljanje" označava da se signalnim lampama ne upravlja pomoću daljinskog signalno-sigurnosnog sistema (interlocking), već pomoću kontrolnog kola koje se nalazi u blizini signalnih lampi, posebno na udaljenosti u opsegu od oko 100 m do signalnih lampi. Zbog lokalnog upravljanja signalne lampe mogu raditi sa niskim naponom (npr. 12 V). Nije potrebna nikakva transformacija napona za potrebe transporta struje.

[0011] Termini "efektivna vrednost struje" i "efektivna vrednost napona" opisuju srednje kvadratne vrednosti struje i napona izmerene preko mnoštva impulsa.

[0012] Prema ovom pronalasku polaritet PWM signala se moduliše pomoću tranzistorskog mosta koji sadrži najmanje četiri tranzistora kako bi se modulisao polaritet PWM signala, pri čemu dvama od ovih tranzistora upravlja prva centralna procesorska jedinica, a ostalim tranzistorima upravlja druga centralna procesorska jedinica. Upotreba tranzistorskog mosta sa najmanje četiri tranzistora, kojima se upravlja pomoću dve različite centralne procesorske jedinice (CPUs), omogućava simulaciju naizmeničnog (AC) strujnog signala koji je u skladu sa visokim sigurnosnim nivoom.

[0013] Tranzistori tranzistorskog mosta su električno povezani tako da se podešavanje u koraku d) može primeniti samo na specifičnu signalnu lampu u slučaju da obe centralne procesorske jedinice procenjuju istu vrednost korekcije struje za navedenu specifičnu signalnu lampu. Prema tome, strujna putanja PWM signala uvek sadrži jedan tranzistor kojim upravlja prvi CPU i jedan tranzistor kojim upravlja drugi CPU. Oba tranzistora se moraju prebaciti na direktan pravac. Tako se može realizovati SIL4 sigurnosni nivo za primene u železnici.

[0014] Da bi se obezbedile signalne lampe jednake sjajnosti, željene vrednosti se mogu izabrati jednake za sve signalne lampe.

[0015] U veoma poželjnoj varijanti podešavanje struje se ne izvodi naglo, već unutar unapred određenog vremenskog prozora za podešavanje, naročito u okviru 5 – 300 ms, poželjno u okviru 10 – 15 ms. Drugim rečima, u slučaju povećanja struje, naročito ako je lampa uključena, struja se postepeno povećava kako bi se izbegla visoka udarna struja uključenja (soft start). Time se dodatno produžava trajnost lampi.

[0016] Posebno je povoljno ako se monitoring kratkog spoja obavlja tokom vremenskog prozora za podešavanje. U slučaju kratkog spoja, kratki spoj se može detektovati u toku povećanja struje (strujna rampa) i signalna lampa se može isključiti ranije pre nego što dođe do oštećenja usled prekomerne struje.

[0017] Ovaj pronalazak se takođe odnosi na kontrolni sistem prema patentnom zahtevu 5 za izvođenje metode kao što je prethodno opisano, sistem koji sadrži najmanje dva kontrolna kola, svako kontrolno kolo upravlja jednom signalnom lampom, pri čemu kontrolna kola sadrže: dve centralne procesorske jedinice, dve programabilna logička uređaja koji imaju PWM kontrolu za generisanje PWM signala i uređaj za kontrolu snage, uređaj za kontrolu snage sadrži tranzistorski most sa najmanje četiri tranzistora da bi se modulisao polaritet PWM signala, pri čemu dvama od ovih tranzistora upravlja prva centralna procesorska jedinica, a ostalim tranzistorima upravlja druga centralna procesorska jedinica. Kontrolni sistem je poželjno povezan na signalno-sigurnosni sistem (interlocking) npr. preko CAN mreže.

[0018] Da bi se smanjili troškovi hardvera, poželjno je da najmanje dva kontrolna kola, poželjno sva kontrolna kola kontrolnog sistema, dele iste centralne procesorske jedinice i/ili iste programabilne logičke uređaje.

[0019] U slučaju da se koristi signalna lampa sa dva vlakna, prednost je ako tranzistorski most sadrži najmanje šest tranzistora, pri čemu se trima tranzistorima upravlja prvom centralnom procesorskom jedinicom, a ostalim tranzistorima se upravlja drugom centralnom procesorskom jedinicom. Dva od ovih tranzistora su onda deo strujnih putanja za oba vlakna.

[0020] Dalje prednosti mogu se izdvojiti iz opisa i priloženih slika nacrta.

[0021] Karakteristike koje su iznad i ispod navedene mogu se koristiti u skladu sa pronalaskom bilo pojedinačno ili kolektivno u ma kojoj kombinaciji. Pomenute načine izvođenja ne treba shvatiti kao iscrpno nabrajanje, već pre imaju karakter primera za opis pronalaska.

SLIKE NACRTA

[0022] Pronalazak je prikazan na crtežu.

SL.1 prikazuje pojednostavljeni kontrolni sistem sa dva kontrolna kola.

SL.2 prikazuje kontrolno kolo sa signalnom lampom sa dva vlakna za inventivni kontrolni sistem.

[0023] SL.1 prikazuje kontrolni sistem 1 sa dva kontrolna kola 2, 2', pri čemu svako kontrolno kolo 2, 2’ kontroliše jednu signalnu lampu 3, 3' (ovde signalne lampe sa jednim vlaknom). Jedinica za merenje lampe 4, 4' meri stvarnu efektivnu vrednost struje signalne lampe 3, 3' i, opciono, stvarnu efektivnu vrednost napona signalne lampe 3, 3'. Izmerena stvarna efektivna vrednost struje i, opciono, stvarna efektivna vrednost napona šalju se na dve nezavisne centralne procesorske jedinice CPU-A, CPU-B. Obe centralne procesorske jedinice CPU-A, CPU-B sadrže memoriju u kojoj je pohranjena željena efektivna vrednost struje za odgovarajuću signalnu lampu 3, 3'. Svaka centralna procesorska jedinica CPU-A, CPU-B upoređuje izmerenu stvarnu efektivnu vrednost struje sa željenom efektivnom vrednošću struje i procenjuje vrednost korekcije struje. Centralne procesorske jedinice CPU-A, CPU-B upoređuju vrednosti korekcije struje. U slučaju da su vrednosti korekcije konzistentne, svaka centralna procesorska jedinica CPU-A, CPU-B daje instrukciju programabilnom logičkom uređaju FPGS-A, FPGA-B da moduliše širinu impulsa PWM kontrolnog signala da dostigne željene efektivne vrednosti shodno tome. Stoga svaki programabilni logički uređaj FPGS-A, FPGA-B generiše PWM kontrolni signal koji se šalje uređaju za kontrolu snage 5, 5'. Uređaj za kontrolu snage 5, 5' prebacuje PWM signal na signalnu lampu.

[0024] Merenjem vrednosti napona pored vrednosti struje, centralne procesorske jedinice CPU-A, CPU-B mogu da porede da li je struja/napon unutar unapred definisanog prozora i tako detektuju kratke spojeve ili lampe sa slomljenim vlaknima, a takođe i kvarove na tranzistorskom mostu ili njegovim kontrolnim kolima. SL.2 prikazuje kontrolno kolo 2" sa signalnom lampom 3" koja sadrži dva vlakna 6, 7 za inventivni kontrolni sistem, pri čemu se druga nit 7 koristi kao rezerva u slučaju otkaza prvog vlakna 6. Jedinica za merenje lampe 4" meri efektivne vrednosti struje i napona u obe niti 6, 7 lampe 3" koje se šalju centralnim procesorskim jedinicama CPU-A, CPU-B. U skladu sa gore opisanim, PWM signali se generišu (ovde za oba vlakna 6, 7) pomoću programabilnih logičkih uređaja FPGA-A, FPGA-B. Uređaj za kontrolu snage 5" sadrži tranzistorski most sa tranzistorima T1, T2, T3, T4, T5, T6, pri čemu tranzistorima T1, T2, T3 upravlja centralna procesorska jedinica CPU-A, a tranzistorima T4, T5, T6 upravlja centralna procesorska jedinica CPU-B. Tranzistori T1, T2, T3, T4, T5, T6 su električno povezani tako da se PWM signal prenosi samo u slučaju da su obe centralne procesorske jedinice CPU-A, CPU-B procenile istu vrednost korekcije struje za navedenu specifičnu signalnu lampu i oba programabilna logička uređaja FPGA-A, FPGA-B generišu iste PWM signale za datu specifičnu signalnu lampu. Putem tranzistorskog mosta može se promeniti polaritet struje, čime se generiše naizmenična (AC) struja. U slučaju signalne lampe sa jednim vlaknom mogu se izostaviti tranzistori T3, T6.

[0025] Dodatni tranzistori T7, T8 su predviđeni za izvođenje testa hladnog vlakna kako bi se otkrila neispravna vlakna čak i ako se ona ne koriste.

[0026] Merenjem struje u oba vlakna lampe mogu se takođe detektovati i kratki spojevi između različitih lampi ili njihovih vodova. Stoga je tok struje omogućen samo na jednoj strani tranzistorskog mosta druge lampe i tako se može detektovati električna veza između obe lampe.

[0027] U skladu sa ovim pronalaskom, efektivna vrednost struje može se kontinualno podešavati za svaku rezistansu kablova promenom radnog ciklusa PWM signala. Na taj način pronalazak ostvaruje sigurno upravljanje signalnim lampama sa užarenim sijalicama koje rade sa niskim naponom na kratkom rastojanju od signala, dok se trajnost (životni vek) signalnih lampi može povećati, čime se smanjuju troškovi održavanja. Pošto se željene efektivne vrednosti mogu definisati od strane korisnika, isti kontrolni sistem može da se koristi za različite tipove signalnih lampi.

Claims (7)

Patentni zahtevi

1. Metoda za upravljanje najmanje dvema signalnim lampama (3, 3', 3") za primene u saobraćaju, naznačena time

što se svakom od najmanje dve signalne lampe (3, 3 ', 3") lokalno upravlja pomoću kontrolnog kola (2, 2', 2") koje sadrži najmanje prvu centralnu procesorsku jedinicu (CPU-A) i drugu centralnu procesorsku jedinicu (CPU-B), i time što metoda obuhvata izvođenje sledećih koraka za svaku signalnu lampu (3, 3', 3"):

a) definisanje željene efektivne vrednosti struje za struju kroz odgovarajuću signalnu lampu (3, 3’, 3");

b) merenje stvarne efektivne vrednosti struje struje kroz istu signalnu lampu (3, 3’, 3"); c) slanje izmerene stvarne efektivne vrednosti struje na svaku od dve nezavisne centralne procesorske jedinice (CPU-A, CPU-B);

d) upoređivanje, pomoću svake od centralnih procesorskih jedinica (CPU-A, CPU-B), odgovarajuće stvarne efektivne vrednosti struje i željene efektivne vrednosti struje i procenjivanje vrednosti korekcije struje;

e) upoređivanje, pomoću svake od centralnih procesorskih jedinica (CPU-A, CPU-B), procenjenih vrednosti korekcije struje; i

f) u slučaju da su obe centralne procesorske jedinice (CPU-A, CPU-B) procenile istu vrednost korekcije struje, podešavanje struje na željenu efektivnu vrednost struje pomoću kontrolnog kola (2, 2', 2"), pri čemu se kontrolno kolo (2, 2', 2") napaja iz izvora konstantnog napona,

pri čemu podešavanje obuhvata generisanje za istu signalnu lampu (3, 3’, 3") PWM signala sa modulisanom širinom impulsa prema željenoj efektivnoj vrednosti struje nezavisno od podešavanja strujnih vrednosti drugih signalnih lampi (3, 3’, 3") i pri čemu se generiše naizmenični (AC) strujni signal modulacijom polariteta PWM signala pomoću četiri tranzistora tranzistorskog mosta (T1, T2, T3, T4, T5, T6), pri čemu dvama od tranzistora (T1, T2, T3) upravlja prva centralna procesorska jedinica (CPU-A), a drugim dvama tranzistorima (T4, T5, T6) upravlja druga centralna procesorska jedinica (CPU-B).

2. Metoda prema bilo kom od prethodnih patentnih zahteva, naznačena time što su željene vrednosti jednake za sve signalne lampe (3, 3’, 3").

3. Metoda prema bilo kom od prethodnih patentnih zahteva, naznačena time što u slučaju podešavanja struje ka višim vrednostima, podešavanje struje se vrši postepeno u okviru unapred određenog vremenskog prozora za podešavanje, naročito unutar 5 – 300 ms, poželjno unutar 10 – 15 ms.

4. Metoda prema patentnom zahtevu 3, naznačena time što se monitoring kratkog spoja obavlja tokom vremenskog prozora za podešavanje.

5. Kontrolni sistem za upravljanje najmanje dvema signalnim lampama (3, 3’, 3") za primene u saobraćaju, naznačen time što je kontrolni sistem prilagođen da sprovede metodu prema bilo kom od patentnih zahteva 1 do 4,

sistem koji sadrži najmanje dva od navedenih kontrolnih kola (2, 2’, 2"), svako kontrolno kolo (2, 2’, 2") upravlja zasebnom signalnom lampom (3, 3’, 3"), pri čemu svako kontrolno kolo (2, 2’, 2") sadrži: jedinicu za merenje lampe (4, 4’, 4") za merenje stvarne efektivne vrednosti struje struje kroz signalnu lampu (3, 3’, 3") odgovarajućeg kontrolnog kola (2, 2’, 2"),

dva programabilna logička uređaja (FPGA-A, FPGA-B), od kojih svaki ima PWM kontrolu (PWM-A, PWM-B) za generisanje PWM signala, navedenu prvu centralnu procesorsku jedinicu (CPU-A) i navedenu drugu centralnu procesorsku jedinicu (CPU-B), i

uređaj za kontrolu snage (5, 5’, 5"), uređaj za kontrolu snage (5, 5, 5") sadrži navedeni tranzistorki most.

6. Kontrolni sistem prema patentnom zahtevu 5 naznačen time što najmanje dva kontrolna kola (2, 2’, 2") dele iste centralne procesorske jedinice (CPU-A, CPU-B) i/ili iste programabilne logičke uređaje (FPGA-A, FPGA-B).

7. Kontrolni sistem prema patentnom zahtevu 5 ili 6 naznačen time što je lampa lampa sa dva vlakna i tranzistorski most sadrži najmanje šest tranzistora (T1, T2, T3, T4, T5, T6), pri čemu trima od ovih tranzistora (T1, T2, T3) upravlja prva centralna procesorska jedinica (CPU-A) a drugim trima tranzistorima (T4, T5, T6) upravlja druga centralna procesorska jedinica (CPU-B), pri čemu su dva od ovih tranzistora deo strujnih putanja za oba vlakna.