SU710045A1 - Logic circuit testing system - Google Patents
Logic circuit testing system Download PDFInfo
- Publication number
- SU710045A1 SU710045A1 SU772537117A SU2537117A SU710045A1 SU 710045 A1 SU710045 A1 SU 710045A1 SU 772537117 A SU772537117 A SU 772537117A SU 2537117 A SU2537117 A SU 2537117A SU 710045 A1 SU710045 A1 SU 710045A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- unit
- control
- Prior art date
Links
- 238000005259 measurement Methods 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 description 4
- 238000003745 diagnosis Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Description
1one
Изобретение относитс к контрольно-измерительной технике, в частности к. технике контрол и диагностики логических схем.The invention relates to instrumentation engineering, in particular, to a technique for monitoring and diagnosing logic circuits.
Известны промышленные контрольноизмерительные устройства, позвол юдие измер ть статические и динамические параметры логических схем 1 Одно из таких устройств содержит преобразователи уровней, блок управлени , регистр записи, дешифратор,, коммутационный регистр и управл етс от мини ЭВМ. Команды от ЭВМ через преобразрватели уровней поступают на блок, управлени , который управл ет Коммутационным регистром и обменом информации между ЭВМ и устройством. Данные из ЭВМ поступают в регистр записи и через дешифратор записываютс в коммутационный регистр.Industrial control measuring devices are known that allow one to measure the static and dynamic parameters of logic circuits 1. One of such devices contains level converters, a control unit, a write register, a decoder, a switching register, and is controlled from a mini-computer. Commands from the computer through level converters are sent to the unit, the controls that control the switching register and the exchange of information between the computer and the device. The data from the computer enters the record register and is written to the switching register via a decoder.
Однако контрольно-измерительное устройство данного типа не приспособлено дл диагностики неисправностей в логических схемах из-за механических переключателей, через которые подаютс напр жени на логические схемы, что в свою очередь не позвол ет диагнозироватБ логические схемы с пам тью, а кроме того, резко снижает скорость испытаний.However, the monitoring device of this type is not adapted to diagnose faults in logic circuits due to mechanical switches, through which voltage is applied to logic circuits, which in turn prevents logical memory circuits from being diagnosed, and in addition, drastically reduces speed test
Указанные недостатки устранены в специа.глзированных контроль но-диагностических устройствах, имеющих электронные ключи вместо механических .These deficiencies are eliminated in the specialized diagnostic control of diagnostic devices having electronic keys instead of mechanical ones.
Наиболее близким техническим решением к изобретению вл етс система контрол логических схем, содержаща управл ющую вы хислитель.нута The closest technical solution to the invention is a control system of logic circuits containing a controlling agent.
0 машину, выход которой через преобразователи уровней сигналов подключен к первому входу первого регистра и входу блока управлени , соединенного первым выходом через второй ре5 гистр с входом KOMj yTaTopa, а вторым выходом с первым входом блока считывани и вторым входом первого регистра 2 , В этой системе не предусмотрена возможность контрол и диагнос0 тики логических схем с неисправност ми , вызывающими промежуточный уровень напр жени на выходе испытываемой схемы между логическими О и 1 .При наличии таких нер справнос5 тёй система с веро тностью 0,5 не обнаруживает их, сле.довательно, результаты контрол и диагностики получаютс недостоверными и неточными.0 a machine whose output through signal level converters is connected to the first input of the first register and the input of the control unit connected by the first output through the second register to the input KOMj yTaTopa, and the second output to the first input of the reading unit and the second input of the first register 2, In this system The possibility of monitoring and diagnostics of logic circuits with faults causing an intermediate level of voltage at the output of the tested circuit between logic O and 1 is not provided. In the presence of such ners, the system with about 0.5 tnostyu not detect them sle.dovatelno, the results of monitoring and diagnosis obtained unreliable and inaccurate.
Цель изобретени - повышение дос0 товерности результатов контрол .The purpose of the invention is to increase the reliability of control results.
Это достигаетс тем, что система дополнительно содержит дешифратор, блок анализа и блок компараторов, вход которого подключен к выходу коммутатора , а выход - к второму входу блока считывани , соединенного выходом с входом блока анализа, выход которого через преобразователи.уровней сигналов подсоединен к входу уп равл ющей вычислительной машины/ причем вход дешифратора подключен к выходу первого регистра, а выход - к одному из входов второго регистра и к третьему входу блока считывани .This is achieved by the fact that the system additionally contains a decoder, an analysis unit and a comparators unit, the input of which is connected to the switch output, and the output to the second input of the readout unit connected to the input of the analysis unit, the output of which is converted via signals to transducers. computer, where the input of the decoder is connected to the output of the first register, and the output to one of the inputs of the second register and to the third input of the readout unit.
На чертеже изображена блок-схема системы, содержаща преобразователи 1 уровней сигналов, блок управлени 2, регистр 3, дешифратор 4, блок считывани 5, регистр 6 , коммутатор 7, блок компараторов 8, блок анализа 9, вычислительную машину (ВМ) 10 и контролируемую логическую схему 11.The drawing shows a block diagram of a system comprising signal level converters 1, a control unit 2, a register 3, a decoder 4, a read unit 5, a register 6, a switch 7, a comparators unit 8, an analysis unit 9, a computer (VM) 10 and a controlled logic circuit 11.
Система работает следующим образом .The system works as follows.
По команде запись содержимое сумматора ВМ 10 с номером входного вывода и кодом логического значени , подаваемым на этот вход, записьшаетс в регистр 3. После дешифратора 4 логическое значение записываетс в соответствующий разр д регистра 6, который через коммутатор 7 подключен к схеме 11. Когда на все входы схемы 1 1 подан нужный входной набор, поступает команда считывание от ВМ. Тогда с сумматора ВМ в регистр 3 записываетс номер выхода, с которого необходимо считать информациюв ВМ. В свою очередь на блок 8 через коммутатор 7 поступают аналоговые значени напр жений со всех выходов схемы 11. Дещифратор 4 пропускает через блок 5 значение только с того выхода , номер которого соответствует номеру, записанному в регистре 3. С выхода блока 5 код выходного напр -: жени поступает на блок анализа 9, который через преобразователи 1 пере00On a command, the contents of the VM 10 adder with the input output number and the logical value code supplied to this input are written to register 3. After the decoder 4, the logical value is written to the corresponding register bit 6, which through switch 7 is connected to circuit 11. When all the inputs of the circuit 1 1 served the desired input set, the command read from the VM. Then from the VM adder, register 3 records the number of the output from which information should be read into the VM. In turn, the block 8 through the switch 7 receives analog voltage values from all the outputs of the circuit 11. The decoder 4 passes through the block 5 a value only from that output, the number of which corresponds to the number written in register 3. From the output of block 5, the code of the output voltage - : the coupler enters the analysis unit 9, which through transducers 1 re00
дает в ВМ 10 кодgives in VM 10 code
IIII
илиor
01, соответствующий зна 1ению логическ ,ого О , ч или промежуточному уровню напр жени на считываемом выходе.01, corresponding to the value of the logical, W, O, h or intermediate voltage level at the readable output.
Наличие блока компараторов 8 и блока анализа 9 позвол ет увеличить точность контрол и диагностики схем.The presence of the comparators block 8 and the analysis block 9 makes it possible to increase the accuracy of control and diagnosis of circuits.
обработка статистических данных контрол и диагностики неисправностей больших многокристальных интегральных схем показали, что примерно 7% их обладают неисправност ми, вызыван цими промежуточный урювень напр жени на выходе схемы. Следовательно, при внедрении описываемой системы точность контрол интегральных логических схем повышаетс на 7%.The processing of statistical data for monitoring and diagnosing malfunctions of large multichip integrated circuits showed that approximately 7% of them have faults caused by intermediate voltage at the output of the circuit. Therefore, when introducing the described system, the accuracy of control of integrated logic circuits is increased by 7%.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772537117A SU710045A1 (en) | 1977-10-26 | 1977-10-26 | Logic circuit testing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772537117A SU710045A1 (en) | 1977-10-26 | 1977-10-26 | Logic circuit testing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU710045A1 true SU710045A1 (en) | 1980-01-15 |
Family
ID=20730262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU772537117A SU710045A1 (en) | 1977-10-26 | 1977-10-26 | Logic circuit testing system |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU710045A1 (en) |
-
1977
- 1977-10-26 SU SU772537117A patent/SU710045A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58158566A (en) | Inspecting unit | |
| GB1523060A (en) | Printed circuit board tester | |
| US4335425A (en) | Data processing apparatus having diagnosis function | |
| KR860006707A (en) | RAM built-in LSI with diagnostic function and diagnostic method | |
| SU710045A1 (en) | Logic circuit testing system | |
| DE69030209D1 (en) | Event-enabled test architecture for integrated circuits | |
| SU748424A1 (en) | Device for diagnosis of faults | |
| SU936417A1 (en) | Device for measuring and registering maximum forces at testing materials | |
| SU860081A1 (en) | Statistical analyzer | |
| SU1355883A1 (en) | Device for diagnostics of electromechanical systems | |
| SU753984A1 (en) | Apparatus for monitoring static probing variables | |
| KR930009149B1 (en) | Digital IC Logic Level Generator Circuit for Device Inspection Equipment | |
| SU947833A1 (en) | Device for monitoring and measuring parametrs | |
| CS263256B1 (en) | Wiring for diagnostics of approximation voltage - number converter | |
| SU868776A1 (en) | Device for detecting faults of an object | |
| SU748422A1 (en) | Integrated circuit testing device | |
| SU524206A1 (en) | Engine Speed Control | |
| SU1107030A1 (en) | Device for determination of destruction load in mechanical testing of specimens for testing machine | |
| SU684385A1 (en) | Device for determining specimen rupturing load | |
| SU1486907A1 (en) | DIXETRIC DEFECTOSCOPE | |
| SU1651145A1 (en) | Device for static testing mechanical strength of structures | |
| JPH028677B2 (en) | ||
| SU819757A2 (en) | Device for monitoring technical objects | |
| SU399868A1 (en) | STATISTICAL ANALYZER | |
| SU958857A1 (en) | Device for registering values of parameters under check |