Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
CN1790682B - 半导体复合装置及其制造方法、led头以及成像装置 - Google Patents
[go: Go Back, main page]

CN1790682B - 半导体复合装置及其制造方法、led头以及成像装置 - Google Patents

半导体复合装置及其制造方法、led头以及成像装置 Download PDF

Info

Publication number
CN1790682B
CN1790682B CN2005101194448A CN200510119444A CN1790682B CN 1790682 B CN1790682 B CN 1790682B CN 2005101194448 A CN2005101194448 A CN 2005101194448A CN 200510119444 A CN200510119444 A CN 200510119444A CN 1790682 B CN1790682 B CN 1790682B
Authority
CN
China
Prior art keywords
semiconductor
metal layer
thin film
layer
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101194448A
Other languages
English (en)
Other versions
CN1790682A (zh
Inventor
荻原光彦
藤原博之
铃木贵人
佐久田昌明
安孙子一松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Publication of CN1790682A publication Critical patent/CN1790682A/zh
Application granted granted Critical
Publication of CN1790682B publication Critical patent/CN1790682B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H10W72/01338—Manufacture or treatment of die-attach connectors using blanket deposition in gaseous form, e.g. by CVD or PVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01371—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07302—Connecting or disconnecting of die-attach connectors using an auxiliary member
    • H10W72/07304—Connecting or disconnecting of die-attach connectors using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
    • H10W72/07307—Connecting or disconnecting of die-attach connectors using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating the auxiliary member being a temporary substrate, e.g. a removable substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07332—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07355—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/322—Multilayered die-attach connectors, e.g. a coating on a top surface of a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H10W72/3524—Eutectic alloys

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)

Abstract

一种半导体复合装置，它包括半导体薄膜层(105，501，806)以及基板(101，503，801)。半导体薄膜层(105，501，806)和基板被形成在半导体薄膜层与基板之间的高熔点金属和低熔点金属的合金层(121+122，511+512，911+912)彼此键合。此合金的熔点高于低熔点金属(104，404，804)的熔点。合金层(121+122，511+512，911+912)包含低熔点金属(104，404，804)与所述半导体薄膜层(105，501，806)的材料反应产生的产物(122，511，912)。

Description

半导体复合装置及其制造方法、LED头以及成像装置
技术领域
本发明涉及到半导体复合装置、该半导体复合装置的制造方法、采用该半导体复合装置的LED头、以及采用该LED头的成像装置。 
背景技术
图20A和20B示出了“M.Konagai et al.，Journal of CrystalGrowth 45(1978)，PP277-280”所公开的常规半导体器件的示意图。参照图20A，半导体复合器件具有GaAs/异质外延结构，其中，剥离层3002被夹在GaAs基板3001与半导体膜3003之间。剥离层3002是5微米的Ga0.3Al0.7As层。半导体薄膜3003具有GaAs外延结构。参照图20B，半导体膜3003被浸入在氟化氢(HF)中，以便腐蚀掉剥离层3002，从而将上部半导体膜3003与GaAs基板3001分开。 
从GaAs外延结构分离的半导体膜3003然后被键合到例如硅基板(未示出)上。待要键合的表面的平整度决定了诸如键合强度和粘附力之类的键合质量。于是，重要的是使键合表面非常平坦。例如该表面必须具有纳米尺度的平整度。 
而且，这种键合是用作用在待要键合的材料的键合表面之间的范德瓦尔斯力来实现的。因此，为了使作用在待要键合到一起的表面之间的力强度大，所述表面之间的距离必须短到纳米。此外，一般地说，材料元件不一定要完全被暴露其表面。 
待要键合的表面常常被例如有机物质覆盖。因此，良好的键合效果要求对键合表面进行清洗。此外，为了获得足够的键合强度，有时还需要对待要键合的表面进行活化。这种表面处理高度依赖于材料，因而可能很复杂。 
发明内容
本发明的目的是提供一种半导体键合技术，其中，能够实现待要键合的表面的处理和键合工艺，而无须使表面极为平坦或进行特殊的表面处理。 
本发明的目的是提供一种半导体键合技术，其中，能够得到良好的键合效果和键合强度分布，而无须使表面极为平坦或执行特殊的表 面处理。 
一种半导体复合装置包括： 
半导体薄膜层(105，501，806)；以及 
基板(101，503，801)； 
其中，利用在所述半导体薄膜层与所述基板之间形成的高熔点金属(103，403，803)和低熔点金属(104，404，804)的合金(121+122，511+512，911+912)层，将所述半导体薄膜层(105，501，806)和所述基板(101，503)彼此键合。 
合金(121+122，511+512，911+912)的熔点高于所述低熔点金属(104，404，804)的熔点。 
合金(121+122，511+512，911+912)层包含低熔点金属(104，404，804)与所述半导体薄膜层(105，501，806)的材料的反应产生的产物(122，511，912)。 
合金(121+122)是AuxIny、PdxIny、NixIny和组成该半导体薄膜的元素之一。 
合金(121)层包含AuxIny、PdxIny、以及NixIny。 
一种半导体复合装置包括： 
基板(101，503，801)； 
半导体薄膜层(105，501，806)； 
提供在所述半导体薄膜(105，501，806)与所述基板之间的高熔点金属层(103，403)；以及 
低熔点金属(104，404)与高熔点金属层(103，403)的一部分之间的反应产生的反应区(121+122，511+512，911+912)，所述反应区(121+122，511+512，911+912)形成在高熔点金属层(103，403)与所述半导体薄膜(105，501，806)之间。 
其中，利用形成在所述基板(101，503，801)与所述半导体薄膜(105，501，806)之间的所述高熔点金属层(103，403)和所述反应区(121+122，511+512，911+912)，将所述基板(101，503，801)和所述半导体薄膜(105，501，806)彼此键合。 
反应区(121+122，511+512，911+912)包含低熔点金属(104)与形成所述半导体薄膜(105，501，806)的材料之间的反应产生的产物(122，512，822，912)。 
反应区(122)是AuxIny、PdxIny、NixIny之一。 
一种半导体复合装置，包括： 
基板(801)； 
半导体薄膜(806)； 
形成在所述基板(801)与所述半导体薄膜(806)之间的第一金属层(803+804)，所述第一金属层(803+804)由低熔点金属(804)和高熔点金属(803)形成； 
形成在所述半导体薄膜(806)与所述第一金属层(803+804)之间的第二金属层(805)，该第二金属层提供与所述半导体薄膜的粘附以最小化该金属层和该半导体薄膜(806)的表面之间的接触电阻；以及 
由所述第一金属层(803+804)和所述第二金属层(805)之间的反应产生的反应区(822，912)； 
其中所述第一金属层(803+804)包含由低熔点金属和高熔点金属之间的反应产生的反应区(821，911)。 
第一金属层(103+104，403+404)包含AuxIny、PdxIny、NixIny之一。 
一种半导体复合装置，包括： 
包含第一材料的基板(101，503，801)； 
包含第二材料的半导体薄膜层(105，501，806)； 
提供在所述基板(101，503，801)与所述半导体薄膜(105，501，806)之间的金属层(121，512，911)，所述金属层(121，512，911)至少包含低熔点金属；以及 
所述第二材料与所述金属层(121，512，911)之间的反应产生的反应产物(122，511，912)； 
其中，利用位于所述半导体薄膜(105，501，806)与所述基板(101，503，801)之间的所述金属层(121，512，911)和所述反应产物(122，511，912)，将所述半导体薄膜(105，501，806)和所述基板(101，503，801)彼此键合。 
低熔点金属选自包括In、Sn、Bi、Ce和Tl的组。铊的熔点约为303℃。 
高熔点金属选自包括Au、Pd、Ni的组。 
高第二金属层(805)选自包括Ti、Ni、Ge的组。 
半导体薄膜包含AlGaAs(205，206，207)，并包括由GaAs形成的层(204)，该GaAs层(204)与另一金属形成的另一层相接触。 
半导体薄膜包含AlGaInP，并包含由GaAs形成的层，该GaAs层与另一金属形成的另一层相接触。 
半导体薄膜包含氮化物半导体。 
包含低熔点金属的层至少包含一种低熔点金属。 
包含低熔点金属的层至少包含一个层。 
半导体薄膜层包括形成在其中的发光元件。 
结合了上述半导体复合装置的LED头，还包括对从该半导体复合装置发射的光进行调节的光学系统(103)。 
结合了上述LED头(100，203c)的成像装置，包括被所述LED头(100，203c)照射的光电导体(201a)。 
一种制造半导体复合装置的方法，包含下列步骤： 
形成半导体薄膜层； 
制备基板，此基板包括其表面上的高熔点金属层和形成在高熔点金属层上的低熔点金属层； 
将半导体薄膜层置于基板的低熔点金属层上，使得半导体薄膜层与低熔点金属层紧密接触；以及 
使低熔点金属层在高于该低熔点金属层的熔点但低于高熔点金属层的熔点的温度下熔化，此温度不影响半导体薄膜层。 
形成半导体薄膜包含形成与基板的低熔点金属层紧密接触的高熔点金属层。 
而且，从下列详细描述，本发明的应用范围将变得明显。但应该理解的是，详细描述和具体实例虽然指出了本发明的优选实施方案，但仅仅是以说明的方式给出，因为根据该详细描述，对于本技术领域的熟练人员来说，本发明构思与范围内的各种改变和修正，都是显而易见的。 
附图说明
从给出的详细描述和附图中，可以更充分地理解本发明，附图以说明的方式给出因此并不限制本发明，其中： 
图1是本发明第一实施方案的概略表示； 
图2是半导体薄膜的概略表示； 
图3是俯视图； 
图4是沿图3中A-A线截取的剖面图； 
图5-7示意性表示半导体元件的制造工艺； 
图8示出了其上首先制造半导体薄膜的不同于GaAs基板的一种基板； 
图9示出了半导体薄膜片(半导体薄膜和半导体薄膜的支持件)被安置在形成在硅基板上的金属层结构上的工艺； 
图10示出了该片半导体薄膜以及与半导体薄膜片紧密接触的金属层结构； 
图11示出了与支持件分离的半导体薄膜。 
图12示出了在图11的结构已经经历反应之后的金属层和半导体薄膜片； 
图13示出了其中采用了图9-12的半导体复合装置的发光二极管(LED)； 
图14是沿图13中A-A线截取的剖面图； 
图15示出了第二实施方案； 
图16和17示出了制造工艺的示意图； 
图18是其上安装了根据本发明的半导体装置的LED头的剖面图； 
图19示意剖面图示出了采用配备有根据本发明的半导体装置的LED头的成像装置；而 
图20A和20B示出了一种常规半导体装置。 
具体实施方式
在本发明中，低熔点金属层(In、Sn、Tl、Ce、Bi)被如下定义：低熔点金属层是其熔点在半导体装置制造工艺中不影响元件(诸如发光二极管和电路元件)的金属层。 
在本发明中，用例如电子束蒸发系统，将金属材料淀积在基板和半导体薄膜上，并用例如剥离方法在半导体薄膜的表面上形成金属化图形(例如图3中的1014)。半导体器件根据制造阶段而承受不同的温度。在金属化工艺和层间电介质形成工艺中，半导体基板被加热。而且，半导体基板在光刻工艺中被烘焙，或被烧结以形成用于布线的欧姆电极。制造工艺中的最高温度低于400℃，依赖于应用本发明的 半导体装置的类型而变化。上述低熔点金属的熔点低于制造工艺中半导体基板所经历的最高温度。 
在本发明中，高熔点金属层(Au、Pd、Ni、Ag)被如下定义： 
高熔点金属层是其熔点高于形成半导体元件时的温度的金属层。换言之，高熔点金属是在半导体制造工艺中最高温度下能够保持固体状态的金属。高熔点金属具有例如600℃或以上的熔点。 
在本发明中，粘合金属层(Cr、Ti)被如下定义： 
粘合金属层是提供与基板(例如硅基板)的良好粘合和电接触的金属层。粘合金属层的金属不必具有非常高的熔点。但粘合金属层在与低熔点金属基本上相同的温度下熔化是不可取的。因此，粘合金属层由熔点相对高的金属材料形成。粘合金属层的熔点对于Cr是1890℃，而对于Ti是1675 ℃，因而粘合金属层具有高的熔点。 
在本发明中，术语“反应”指的是在化合、固熔体、或低共熔状态下产生合金的过程。本发明中的术语“合金”指的是半导体合成物和金属以及不同金属的合金之间的“反应”产生的产物。 
第一实施方案
图1是本发明第一实施方案的示意图。参照图1，金属层(例如Cr)102是粘合层，它确保了高熔点金属层(例如Au)103与硅基板101的良好粘合。 
低熔点金属层104由例如In形成。半导体薄膜105由AlGaAs异质外延半导体层形成。 
此半导体薄膜105具有例如GaAs/AlxGa1-xAs/AlyGa1-yAs/AlzGa1-z As/GaAs的结构，其中，x、y、z有下列关系：1≥x≥0，1≥y≥0，1≥z≥0，x＞y且z＞y。低熔点金属层的厚度为5-100nm。 
高熔点金属层(Au)103与低熔点金属层(In)104在它们之间的界面111附近发生反应，从而形成由一种或多种形式为AuxInx的成分构成的低共熔层121。半导体薄膜105中的GaAs与低熔点金属层(In)104在低熔点金属层(In)104与半导体薄膜105之间的界面112处发生反应，从而形成反应层122。非常理想的是，低熔点金属层(In)104与高熔点金属层(Au)103和半导体薄膜105彻底地反应，使得不存在任何未反应的In部分。高熔点金属层(Au)103的厚度为5-100nm。 
图2是半导体薄膜具体例子的示意图。 
参照图2，剥离层203被夹在缓冲层202与半导体薄膜211之间。缓冲层202被夹在基板201与剥离层203之间。缓冲层202用作促进半导体外延层在基板201上形成的缓冲区。如稍后所述，剥离层203被腐蚀掉，使得半导体薄膜211与图2中结构的剩余部分分离开。半导体薄膜211包括例如层204、205、206、207、208，亦即依次逐个堆叠的n-GaAs/n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAs层。变量x、y、z可以有下列关系：z＞y，x＞y。换言之，此半导体薄膜可以是双异质外延结构，此结构形成了具有n-AlyGa1-yAs有源层(发光层)的发光二极管。 
图3和4示出了应用图1实施方案的半导体复合装置。 
图3是俯视图而图4是沿图3中A-A线截取的剖面图。参照图3，半导体元件1001(仅仅示出了一个)是例如用来驱动发光二极管的集成电路。连接区1002被提供在集成电路中，并通过单个布线1014被连接到相应的半导体元件。附图标记1010表示金属层区。公共区1011被共接到定义在半导体薄膜中的各个元件(仅仅示出了一个)。单个元件区1012分别包括相应的发光区。半导体薄膜被选择性地腐蚀到使台面腐蚀的沟槽达到有源层下表面那样深，从而定义单个元件1012。层间电介质膜1013被形成来安排布线的路径。单个布线1014是例如Ti/Pt/Au的叠层结构。图3中的示例性半导体膜具有包括多个排列成行的发光元件的发光二极管阵列。该集成电路包括驱动电流源电路及其输入区，并且可包括逻辑信号处理电路。这些电路未示出。驱动电流源电路驱动各发光元件。控制信号通过输入区被提供到发光元件。 
下面来描述此实施方案中实现键合的方式。 
重新参照图1，在压力下使半导体薄膜与高熔点金属层(Au)103和低熔点金属层(In)104的叠层紧密接触，然后在高于In熔点的165℃的温度下对其加热。于是，In熔化，从而与半导体薄膜的GaAs层的粘合表面反应，形成GaAs/In层(亦即反应层122)。In的另一部分与高熔点金属层(Au)103反应，从而形成In/Au层(亦即低共熔层121)。在图1中，Au的一部分仍然未反应。低共熔层121包含反应产物AuIn2和AuIn。AuIn2和AuIn的熔点分别约为540℃和510℃，比仅由In形成的层的熔点156℃高得多。
下面来描述此半导体复合装置的制造工艺。 
图5-7示意图示出了半导体元件的制造工艺。参照图5，附图标记201和202分别表示GaAs基板和GaAs缓冲层。附图标记203和204分别表示剥离层(例如AlAs)和GaAs接触层。附图标记205和206分别表示AlxGa1-xAs包层和AlyGa1-yAs有源层。附图标记207和208分别表示AlzGa1-zAs包层和GaAs接触层。保护层311是厚度为1-100微米的抗蚀剂材料，保护着半导体薄膜片321。参照图6，图5的结构被浸入在腐蚀剂，例如5-10％的HF中，以便仅仅腐蚀掉剥离层203。 
图7示出了借助于彻底腐蚀掉剥离层而已经从图6的结构被分离之后的半导体薄膜321。 
图8示出了其上键合了半导体薄膜321的基板。该基板由与GaAs基板不同的材料(例如，Si)形成，并且其上形成有金属层。图8中的基板包括逐个形成在硅基板401上的金属层402-404。参照图8，粘合金属层402确保了与硅基板401的良好粘合并由例如Cr制成。高熔点金属层403是例如熔点相对高的金属层(例如Au)。低熔点金属层404由熔点低的金属材料(例如In)制成。 
图9示出了一种制造工艺，其中，半导体薄膜片(半导体薄膜和该半导体薄膜的保护层)501被安装到形成在该硅基板401(或503)上的金属层结构502上。在半导体薄膜片501被置于金属层结构502上之后，半导体薄膜片501和金属层结构502在压力下被加热，使得半导体薄膜片501与金属层结构502紧密接触。图9中的结构在支持件311不会被损伤或变性但仍然可从半导体薄膜501取下的温度下被加热。此温度是例如80-200℃。 
图10示出了彼此紧密接触的半导体薄膜片501和金属层结构502。然后清除支持件311。亦即，将半导体薄膜片501浸入在加热到例如80℃的抗蚀剂剥离剂中，以清除支持件311。 
图11示出了保护层311被分离后的半导体薄膜501、叠置金属层结构502和基板503。 
然后，对图11的结构进行加热，使金属层402-404彼此反应， 且低熔点金属层404与GaAs接触层204反应。例如可以在加热板上完成加热。 
图12示出了在图11的结构已经经受反应之后的金属层402-404和半导体薄膜片501。图12中的结构基本上与图1的结构相同，其描述被省略。 
图13示出了应用了图9-12中的半导体复合装置的发光二极管(LED)。参照图13，附图标记701、702、703分别表示发光区、电极盘、以及欧姆电极。附图标记704表示形成在层间电介质膜中的孔。图14是沿图13中A-A线截取的剖面图。 
参照图14，图13中的电极盘702包括接触703，电极盘702通过该接触703建立与半导体薄膜(GaAs层)的电连接。层间电介质膜601形成在半导体薄膜上。层间电介质膜601是例如用等离子体CVD形成的SiN膜。图12中的结构被选择性地腐蚀到使分离沟槽达及未示出的有源层那样深，由此定义彼此分离开的各个发光区。可以用包含Au的薄膜，例如Ti/Pt/Au层，来形成电极。 
根据第一实施方案，低熔点金属层形成在高熔点金属层上，且半导体薄膜被置于低熔点金属层上。然后，整个结构被加热，使得整个结构密接触。然后，以低熔点金属全部被反应的方式，使低熔点金属与高熔点金属发生反应。于是得到了下列优点：(1)结构的表面平整度变得不是那么重要了，使得能够容易地将不同类型的基板键合到一起，以及(2)低熔点金属和高熔点金属的低共熔合金具有比其组分更高的熔点，从而一旦已经形成了低共熔合金，低共熔合金就不会在形成低共熔合金的温度下熔化。结果，即使当半导体薄膜受到制造工艺中的高温时，半导体薄膜与硅基板之间的金属层(低共熔合金)也完全不会熔化。 
根据本发明低熔点金属起着重要作用；低熔点金属在形成于半导体薄膜中的元件不受影响的温度下，将半导体薄膜105和基板101键合在一起。于是，可以从单个元素或合金选择低熔点金属，只要此金属与提供在基板上的高熔点金属具有良好的浸润性即可。 
根据本实施方案，高熔点金属和低熔点金属的低共熔合金具有比其组分更高的熔点。这意味着在合金形成时合金的组分熔化的温度下，此合金不会熔化，从而确保了稳定的键合状态。这是理想的。 
低熔点金属和高熔点金属的组合可以是In/Pd、In/Ni、Sn/Au、Sn/Ni、或Sn/Pd，来代替In/Au。 
第二实施方案
图15示出了第二实施方案。 
参照图15，附图标记801和802分别表示例如硅基板和Cr金属层。Cr金属层802被用作维持高熔点金属层803与硅基板801的粘合性的粘合层。高熔点金属层803是例如Pd层。 
低熔点金属层804是例如In层。金属层805是例如Ti/Pt/Au层，并与半导体薄膜806的键合表面形成欧姆接触。金属层805和半导体薄膜806的表面的反应或接触提供了欧姆接触。或者，金属层805可以是Ni/Ge、Ni/Ge/Au、AuGeNi、AuGeNi/Au、Al、Ni/Al或Ti/Al，这取决于该半导体薄膜的材料。高熔点金属层803和低熔点金属层804彼此反应，以形成例如PdIn或PdIn3的低共熔层821。金属层805和低熔点金属层804彼此反应，形成反应层822。低熔点金属层804应该与金属层805彻底地反应，以便不剩余未被反应的低熔点金属。上述半导体元件的具体例子是例如第一实施方案所述的元件。 
下面来描述制造工艺。 
图16和17示出了制造工艺的概述。 
参照图16，半导体薄膜片910包括半导体薄膜806、支持和/或保护其上的半导体薄膜806的保护层901、以及形成在半导体薄膜806背侧的金属层805。其上要键合半导体薄膜806的基板920包括例如硅基板801、Cr金属层802、高熔点金属层(Pd)803、以及低熔点金属层(In)804。 
图17示出了已经被键合在一起且支持件901已经从半导体薄膜806被清除之后的半导体薄膜片910和基板920。在半导体薄膜片910已经被键合到基板920上之后，或在半导体薄膜片910已经被键合到基板920上且已经从半导体薄膜806清除了支持件901之后，此结构被加热，使得金属层803、804、805在其各自界面处彼此反应，直至所有的低熔点金属层804都被反应了为止。为了分别组合高熔点金属层(Pd)803、低熔点金属层(In)804、以及金属层(Au/Pt/Ti)805，图17中的结构在150℃下被加热0.5小时。 
如上所述，根据第二实施方案的半导体薄膜上形成有金属层805， 金属层805与低熔点金属层804形成欧姆接触。这样的有点在于金属层805与低熔点金属层804反应实现了良好的键合效果，并且提供了与半导体薄膜806的良好粘合，从而使得金属层805与半导体薄膜806的表面之间的接触电阻小。 
下面来描述第二实施方案的各种修正。 
虽然已经用In描述了低熔点金属层804，但低熔点金属层804也可以选自包括Sn、Tl、Ce、Bi的组。虽然已经用Pd描述了高熔点金属层803，但高熔点金属层803的材料可以选自包括Au、Ag、Ni的组。或者，高熔点金属层803可以是包含Au、Ag、Ni之一的层。同样，虽然已经用包含Au的金属层描述了金属层805，但金属层805可以由选自包括Pd、Ag、Ni、Ge、NiGe、AuGeNi和Al的组的材料形成。或者，金属层805可以是包含Pd、Ag、Ge、NiGe、AuGeNi和Al之一的层。与低熔点金属层804直接接触的金属层805的表面部分可以是In。 
已经就硅基板和形成在硅基板上的化合物半导体薄膜描述了第二实施方案。但是基板和半导体薄膜的材料不局限于第二实施方案所述的那些材料。可以用诸如玻璃基板、石英基板、或蓝宝石基板的透明基板来代替硅基板。或者，可以用陶瓷基板、塑料基板、或金属基板来代替硅基板。虽然半导体薄膜由AlGaAs/GaAs材料制成，但半导体薄膜也可以由AlGaInP/GaAs半导体或GaInAsP/InP半导体制成。而且，半导体薄膜可以是诸如InGaN/GaN半导体的氮化物半导体。或者，半导体薄膜可以由诸如硅的半导体材料形成。而且，代替将半导体薄膜选择性地腐蚀成为例如多个LED，也可以对半导体薄膜进行选择性扩散，以便形成所需的半导体元件。代替双异质结构，半导体结构也可以是单异质结构或同质结构。发光元件可以是激光器而不是LED。而且，半导体元件不局限于发光元件，也可以是光接收元件或一些其它半导体元件。 
第三实施方案
第三实施方案涉及到在将半导体基板键合到不同于此半导体基板的另一基板上之前，对低熔点金属的暴露表面所执行的表面处理。低熔点金属的暴露表面在大气压下或真空中被例如N2等离子体或Ar等离子体辐照，以便从表面清除氧化物膜。然后，在真空中或在惰性气体气氛(例如N2气)中使这些表面彼此紧密接触，在这些气氛中防止 了各材料被氧化。然后，此结构被加热到高于低熔点金属熔点的温度，使各金属彼此反应。可以用活化低熔点金属表面的材料来活化此表面，从而执行键合操作。这种材料是例如胺，诸如其中加入了氟硼酸盐的乙醇胺。诸如卤化物的其它材料也可以被用来活化该表面。 
根据第三实施方案，覆盖低熔点金属表面的氧化物膜被清除，从而提供均匀、良好的键合。 
图18是安装了根据本发明的半导体装置的LED头的剖面图。参照图18，LED头2100包括基底部件2101以及固定在基底部件2101上的LED单元2102。LED单元2102采用了第一和第二实施方案所述的LED/驱动器复合芯片中的任何一种。于是，发光区2102a对应于第一和第二实施方案的LED外延膜。柱状透镜阵列2103设置在光发射区2102a上以便聚焦从发光区2102a发射的光。柱状透镜阵列2103包括沿发光区2102a的直线排列的多个柱状光学透镜。柱状透镜阵列2103由透镜夹具2104支持就位。基底部件2101和夹具2104分别形成有开口2101a和2104a。 
基底部件2101、LED单元2102、以及透镜夹具2104，被延伸通过开口2101a和2104a的夹持器2105一起夹持成为整体结构。 
于是，从LED单元2102发射的光通过柱状透镜阵列2103到达未示出的外部部件。此LED头2100被用作例如电子照相成像装置和电子照相复印机的曝光单元。 
利用上述LED头2100，LED单元2102采取第一和第二实施方案所述的LED/驱动器IC复合芯片之一的形式。于是，LED头2100是一种紧凑、高质量、且低成本的LED头。 
图19示意剖面图示出了一种采用配备有根据本发明的半导体装置的LED头的成像装置。 
参照图19，成像装置1200包括分别形成黄色、绛红色、青色、以及黑色图象的处理单元1201-1204。处理单元1201-1204沿记录介质1205被传送的传送路径从上游到下游排列。每个处理单元1201-1204可以基本上相同；为了简单起见，下面仅仅描述用来形成青色图象的处理单元1203，可以理解的是，其它处理单元1201、1202、以及1204可以以相似的方式工作。 
处理单元1203包括沿箭头A所示方向旋转的光电导鼓1203a。围 绕光电导鼓1203a设置的是相对于光电导鼓1203a的旋转依次排列的充电单元1203b和曝光单元1203c。充电单元1203b对光电导鼓1203a的表面进行充电。曝光单元1203c根据印刷数据而选择性地对光电导鼓1203a的充电表面进行照明，以便形成静电潜象。安置在曝光单元1203c下游的是显影单元1203d，它将青色调色剂馈送到形成在光电导鼓1203a上的静电潜影。安置在显影单元1203d更下游的是清洁单元1203e，在将调色剂图象转印到记录介质1205上之后，清洁单元1203e清除保留在光电导鼓1203a表面上的残留调色剂。用于各个单元的鼓和/或辊通过齿轮由未示出的驱动源来驱动旋转。 
纸盒1206被固定到成像装置1200的下部区域，其中装有一叠诸如纸的记录介质1205。跳跃辊1207被安置在纸盒1206上方，以便将记录介质1205逐页送到记录介质1205的输送路径中。相对于记录介质1205的传送方向，传送辊1210和压送辊1208被提供在跳跃辊1207的下游。传送辊1210和压送辊1208在将记录介质1205夹持在其间的同时，来传送记录介质1205。对位辊1211和压送辊1209被安置在传送辊1210和压送辊1208的下游，并彼此协同以避免记录介质1205歪斜，然后继续传送记录介质1205。跳跃辊1207、传送辊1210、以及对位辊1211通过齿轮由未示出的驱动源来驱动旋转。 
转移辊1212由导电橡胶材料组成，并被安置成面对处理单元1201-1204的光电导鼓。转移辊1212接收高电压，以便在光电导鼓1201a-1204a与转移辊1212的表面电位之间产生电位差。 
定影单元1213包括热辊和支持辊，它们将热和压力施加到记录介质1205，以便将调色剂图象熔融成永久图象。释放辊1214和1215与压送辊1216和1217协同将记录介质1205以夹在其间的关系夹持在它们之间，并将记录介质释放到堆叠机1218上。固定单元1213和释放辊1214通过齿轮由未示出的驱动源来驱动旋转。曝光单元1203c采取上述图16中LED头2100的形式。 
下面来描述具有上述构造的成像装置的工作。跳跃辊1207将记录介质1205叠层的顶页与剩余页分离，然后将顶页送到传送路径中。记录介质1205随后以夹在其间的关系被夹持在传送辊1210、对位辊1211、以及压送辊1208和1209之间，并穿过定义在光电导鼓1201a与传送辊1212之间的转印点。随着光电导鼓1201a的旋转，记录介 质1205前进通过转印点，使得调色剂图象被转印到记录介质1205上。 
曝光单元1201c-1204c形成相应颜色的静电潜象，且显影单元1201d-1204d将静电潜象显影成相应颜色的调色剂图象。当记录介质1205穿过处理单元1202-1204的转移点时，各个颜色的调色剂图象就在对准中被逐个转印。记录介质1205进入用来熔融调色剂图象的定影单元1213，并在熔融之后离开定影单元1203。然后，记录介质1205在被夹持于释放辊1214和1215与压送辊1216和1217之间的情况下前进，最后被释放到成像装置1200外面的堆叠机1218上。 
利用上述的LED头2100，本发明的成像装置提供了有效的空间利用、高的打印质量、以及低的制造成本。 
空间的有效利用和低的制造成本的优点，不仅可应用于全色打印机和复印机，而且还可应用于单色打印机、多色打印机、以及复印机。特别是当本发明被应用于采用多个曝光单元的全色打印机时，这些优点是非常突出的。 

Claims (20)

1.一种半导体复合装置，包含：
半导体薄膜层；以及
基板；
其中，所述半导体薄膜层和所述基板被夹在所述半导体薄膜层与所述基板之间的反应区彼此键合，所述反应区包含所述半导体薄膜层的半导体材料、低熔点金属和高熔点金属；
其中所述反应区在半导体薄膜侧比在基板侧包含更多的半导体材料和低熔点金属的反应产物；
其中所述反应区在基板侧比在半导体薄膜侧包含更多的低熔点金属和高熔点金属的反应产物。
2.根据权利要求1的半导体复合装置，其中，所述反应区的熔点高于所述低熔点金属的熔点。
3.根据权利要求1的半导体复合装置，其中，所述反应区包括制成该半导体薄膜的化学元素和包含Au和In的合金、Pd和In的合金、Ni和In的合金的组中的一种。
4.根据权利要求1的半导体复合装置，其中，反应区夹在所述半导体薄膜层与所述基板之间，所述反应区包含Au和In的合金、Pd和In的合金、Ni和In的合金之一以及所述半导体薄膜层的半导体材料。
5.根据权利要求1的半导体复合装置，其中，所述低熔点金属选自包括In、Sn、Bi、Ce和Tl的组。
6.根据权利要求1的半导体复合装置，其中，所述高熔点金属选自包括Au、Pd和Ni的组。
7.根据权利要求1的半导体复合装置，其中，所述半导体薄膜包含AlGaAs，并包含由GaAs形成的层，该GaAs层与另一金属形成的另一层相接触。
8.根据权利要求1的半导体复合装置，其中，所述半导体薄膜包含AlGaInP，并包含由GaAs形成的层，该GaAs层与另一金属形成的另一层相接触。
9.根据权利要求1的半导体复合装置，其中，所述半导体薄膜包含氮化物半导体。
10.根据权利要求1的半导体复合装置，其中，所述反应区至少包含一种低熔点金属。
11.根据权利要求1的半导体复合装置，其中，所述反应区至少包含一个层。
12.根据权利要求1的半导体复合装置，其中，所述半导体薄膜层包括形成在其中的发光元件。
13.一种半导体复合装置，包含：
基板；
半导体薄膜；
提供在所述半导体薄膜与所述基板之间的高熔点金属层；
由低熔点金属与所述高熔点金属层的一部分反应产生的反应区，所述反应区形成在高熔点金属层与所述半导体薄膜之间；以及
所述半导体薄膜与所述低熔点金属反应产生的反应产物，
其中，所述基板和所述半导体薄膜被形成在所述基板与所述半导体薄膜之间的所述高熔点金属层和所述反应区彼此键合。
14.一种半导体复合装置，它包含：
基板；
半导体薄膜；
形成在所述基板与所述半导体薄膜之间的第一金属层，所述第一金属层由低熔点金属和高熔点金属形成；
形成在所述半导体薄膜与所述第一金属层之间的第二金属层，所述第二金属层提供与所述半导体薄膜的面对所述第二金属层的整个表面的粘接，以实现所述第二金属层和该半导体薄膜的表面之间的低接触电阻；以及
由所述第一金属层和所述第二金属层之间的反应产生的反应区；
其中所述第一金属层包含由低熔点金属和高熔点金属之间的反应产生的反应区。
15.根据权利要求14的半导体复合装置，其中，所述高熔点金属选自包括Pd、Au、Ag和Ni的组或包括Au、Ag和Ni的组，所述低熔点金属选自包括In、Sn、Tl、Ce和Bi的组。
16.根据权利要求14的半导体复合装置，其中，所述第二金属层由依次堆叠的Ti、Pt和Au形成。
17.一种半导体复合装置，它包含：
包含第一材料的基板；
包含第二材料的半导体薄膜；
提供在所述基板与所述半导体薄膜之间的金属层，所述金属层至少包含低熔点金属；以及
所述第二材料与所述金属层之间的反应产生的反应产物；
其中，所述半导体薄膜和所述基板被位于所述半导体薄膜与所述基板之间的所述金属层和所述反应产物彼此键合。
18.一种结合了根据权利要求1的所述半导体复合装置的LED头，它包含：
对从半导体复合装置发射的光进行调节的光学系统。
19.一种结合了根据权利要求18的所述LED头的成像装置，它包含被所述LED头照射的光电导体。
20.一种制造半导体复合装置的方法，它包含下列步骤：
形成半导体薄膜层；
制备基板，此基板包括其表面上的高熔点金属层和形成在高熔点金属层上的低熔点金属层；
将半导体薄膜层置于基板的低熔点金属层上，使半导体薄膜层与低熔点金属层反应而产生反应产物，使半导体薄膜层与低熔点金属层紧密接触；以及
使低熔点金属层在高于该低熔点金属层的熔点但低于高熔点金属层的熔点的温度下熔化，此温度不影响形成于半导体薄膜层中的元件。
CN2005101194448A 2004-11-10 2005-11-10 半导体复合装置及其制造方法、led头以及成像装置 Expired - Fee Related CN1790682B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-326123 2004-11-10
JP2004326123A JP4906256B2 (ja) 2004-11-10 2004-11-10 半導体複合装置の製造方法
JP2004326123 2004-11-10

Publications (2)

Publication Number Publication Date
CN1790682A CN1790682A (zh) 2006-06-21
CN1790682B true CN1790682B (zh) 2011-11-16

Family

ID=35871258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101194448A Expired - Fee Related CN1790682B (zh) 2004-11-10 2005-11-10 半导体复合装置及其制造方法、led头以及成像装置

Country Status (4)

Country Link
US (2) US20060097354A1 (zh)
EP (1) EP1657739A3 (zh)
JP (1) JP4906256B2 (zh)
CN (1) CN1790682B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005055293A1 (de) 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
JP4255480B2 (ja) * 2006-04-26 2009-04-15 株式会社沖データ 半導体複合装置、ｌｅｄヘッド、及び画像形成装置
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US8643195B2 (en) * 2006-06-30 2014-02-04 Cree, Inc. Nickel tin bonding system for semiconductor wafers and devices
DE102007004303A1 (de) * 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
CN100585887C (zh) * 2006-09-19 2010-01-27 亿光电子工业股份有限公司 发光二极管的覆晶封装结构
US7855459B2 (en) 2006-09-22 2010-12-21 Cree, Inc. Modified gold-tin system with increased melting temperature for wafer bonding
WO2008044769A1 (fr) * 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Dispositif électroluminescent à semi-conducteur, système d'éclairage et procédé de fabrication de dispositif électroluminescent à semi-conducteur
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
US9209281B2 (en) * 2007-04-23 2015-12-08 Infineon Technologies Ag Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching
CN101281944B (zh) * 2008-04-30 2010-06-02 苏州纳米技术与纳米仿生研究所 大功率led多层梯度材料散热通道的构造方法
CN104538507B (zh) * 2008-06-02 2017-08-15 Lg伊诺特有限公司 用于制备半导体发光装置的方法
KR101231118B1 (ko) * 2008-06-02 2013-02-07 엘지이노텍 주식회사 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
US20110170268A1 (en) * 2008-10-02 2011-07-14 Nec Corporation Electromagnetic band gap structure, element, substrate, module, and semiconductor device including electromagnetic band gap structure, and production methods thereof
DE102008050573A1 (de) * 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
JP2010238845A (ja) * 2009-03-31 2010-10-21 Oki Data Corp 半導体装置の製造方法、半導体装置、及び、半導体複合装置
KR101075721B1 (ko) * 2009-06-04 2011-10-21 삼성전기주식회사 태양전지 및 이의 제조 방법
TWI401825B (zh) 2009-11-27 2013-07-11 財團法人工業技術研究院 發光二極體晶片的固晶方法及固晶完成之發光二極體
JP2014007192A (ja) * 2012-06-21 2014-01-16 Industrial Technology Research Institute Ｌｅｄウェハーを接合する方法、ｌｅｄチップを製造する方法及び接合構造
CN108054270B (zh) * 2013-04-27 2019-11-05 新世纪光电股份有限公司 发光二极管结构
KR102139681B1 (ko) 2014-01-29 2020-07-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법
CN105702810B (zh) * 2014-11-27 2019-08-06 晶能光电（江西）有限公司 一种发光二极管及其制造方法
CN105261695B (zh) * 2015-11-06 2018-12-14 天津三安光电有限公司 一种用于iii-v族化合物器件的键合结构
CN107591338A (zh) * 2017-08-11 2018-01-16 苏州孚尔唯系统集成有限公司 一种基于tlp扩散连接的电子封装方法
CN107830876A (zh) * 2017-10-16 2018-03-23 厦门乃尔电子有限公司 一种压电传感器组件的制备方法
US11024597B1 (en) * 2018-01-19 2021-06-01 Facebook Technologies, Llc Connecting conductive pads with post-transition metal and nanoporous metal
US10790262B2 (en) * 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
TWI848035B (zh) * 2019-12-25 2024-07-11 南韓商樂金顯示科技股份有限公司 電子裝置及其製造方法
WO2022000385A1 (zh) 2020-07-01 2022-01-06 重庆康佳光电技术研究院有限公司 显示面板的制作方法、显示面板及显示装置
CN112993135B (zh) * 2020-07-01 2022-09-27 重庆康佳光电技术研究院有限公司 显示面板的制作方法、显示面板及显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4817854A (en) * 1985-03-11 1989-04-04 The United States Of America As Represented By The Secretary Of The Air Force LED soldering method utilizing a PT migration barrier
US4849802A (en) * 1986-01-21 1989-07-18 Ibm Corporation Thermally stable low resistance contact
DE69426090T2 (de) * 1993-04-27 2001-03-01 Nec Corp., Tokio/Tokyo Verfahren zur Herstellung einer optische Halbleitervorrichtung
JP3368452B2 (ja) * 1995-04-25 2003-01-20 富士通株式会社 化合物半導体装置及びその製造方法
JPH1063807A (ja) 1996-08-23 1998-03-06 Hitachi Ltd カード型情報制御装置
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP4050444B2 (ja) 2000-05-30 2008-02-20 信越半導体株式会社 発光素子及びその製造方法
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
CN1455736A (zh) * 2001-05-18 2003-11-12 日本板硝子株式会社 光写入头及其组装方法
TWI278995B (en) * 2002-01-28 2007-04-11 Nichia Corp Nitride semiconductor element with a supporting substrate and a method for producing a nitride semiconductor element
TWI226139B (en) * 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
TWI283031B (en) * 2002-03-25 2007-06-21 Epistar Corp Method for integrating compound semiconductor with substrate of high thermal conductivity
JP4053926B2 (ja) * 2002-05-27 2008-02-27 日亜化学工業株式会社 窒化物半導体発光素子とそれを用いた発光装置
JP4062983B2 (ja) * 2002-06-20 2008-03-19 富士ゼロックス株式会社 表面発光型半導体レーザおよびその製造方法
JP3950801B2 (ja) * 2003-01-31 2007-08-01 信越半導体株式会社 発光素子及び発光素子の製造方法
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
JP2004207479A (ja) * 2002-12-25 2004-07-22 Pioneer Electronic Corp 半導体レーザ装置及びその製造方法
JP4904150B2 (ja) * 2003-01-31 2012-03-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光素子の製造方法
US20050034354A1 (en) * 2003-07-23 2005-02-17 Lunt Ned D. Fishing hook structure constructed from light curable acrylic resin and the method for making the same
US6958494B2 (en) * 2003-08-14 2005-10-25 Dicon Fiberoptics, Inc. Light emitting diodes with current spreading layer
US7158545B2 (en) * 2003-09-12 2007-01-02 Massachusetts Institute Of Technology Terahertz lasers and amplifiers based on resonant optical phonon scattering to achieve population inversion

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭60-14445A 1985.01.25

Also Published As

Publication number Publication date
US20060097354A1 (en) 2006-05-11
EP1657739A3 (en) 2012-12-19
JP4906256B2 (ja) 2012-03-28
US9093562B2 (en) 2015-07-28
JP2006140186A (ja) 2006-06-01
CN1790682A (zh) 2006-06-21
US20110081738A1 (en) 2011-04-07
EP1657739A2 (en) 2006-05-17

Similar Documents

Publication Publication Date Title
CN1790682B (zh) 半导体复合装置及其制造方法、led头以及成像装置
US8384221B2 (en) Semiconductor device, LED head and method of manufacturing the same
US8343848B2 (en) Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
US7811841B2 (en) Semiconductor composite device, method for manufacturing the semiconductor composite device, LED head that employs the semiconductor composite device, and image forming apparatus that employs the LED head
US20080023716A1 (en) Semiconductor combined device, light emitting diode head, and image forming apparatus
JP2009290242A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
US8497893B2 (en) Semiconductor device, optical print head and image forming apparatus
JP2019029473A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP4672329B2 (ja) 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
JP4601464B2 (ja) 半導体装置、プリントヘッド、及びそれを用いた画像形成装置
US20050082673A1 (en) Semiconductor apparatus, led head, and image forming apparatus
CN101621048B (zh) 复合半导体器件、印头以及图像形成装置
JP2006237303A (ja) 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
JP4662798B2 (ja) 半導体複合装置、プリントヘッド、及び画像形成装置
JP5467579B2 (ja) 半導体複合装置の製造方法
JP7395983B2 (ja) 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2019046886A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220401

Address after: Tiger gate, 1, 7, 12, Tokyo harbour, Japan

Patentee after: Oki Electric Industry Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Data Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

CF01 Termination of patent right due to non-payment of annual fee