DE2130083B2

DE2130083B2 - Electronic polarity reversing switch for DC voltages - has two pairs of complementary transistors forming switched bridge

Info

Publication number: DE2130083B2
Application number: DE2130083A
Authority: DE
Inventors: Werner Ing.(Grad.) 8501 Boxdorf Nann; Hermann 8501 Kleinschwarzenlohe Punzet; Rudolf Dipl.-Ing. 8500 Nuernberg Schneider
Original assignee: Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg GmbH
Current assignee: Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg GmbH
Priority date: 1971-06-18
Filing date: 1971-06-18
Publication date: 1978-11-09
Also published as: DE2130083A1; DE2130083C3

Abstract

The electronic polarity reversing switch, for dc voltages, consists of a pnp transistor in series with an npn transistor across the dc poles and is controlled by a keyed HF signal. A second pnp and second npn transistor are connected in series with one another and in parallel with the first pair of series transistors. The two npn transistors (T3, T4) are cross connected via resistors base to collector. Capacitors (C1, C2) shunt the base/emitter junctions of the other two transistors whose bases are connected via diodes (D1, D2) to which the control signal (E) is applied. The output (A, B) is taken from the npn transistors' collectors.

Description

Bei der Übertragung von Nachrichten über galvanisch durchgeschaltete Leitungen werden Signalkriterien häufig mittels einer in einem bestimmten Rhythmus umgepolten Gleichspannung übertragen. In dieser Weise wird z. B. in der Fernmeldetechnik die Übertragung der 25-Hz-Rufspannung für die Betätigung des Wechselstromweckers in einem Teilnehmerapparat durchgeführt Bei der trägerfrequenten Übertragung von Nachrichten zu einem Teilnehmer wird dann so vorgegangen, daß eine im 25-Hz-Rhythmus getastete HF-Wechselspannung von z. B. 36 kHz übertragen wird. Beim Teilnehmer muß dann eine Umsetzung in eine im so 25-Hz-Rhythmus umgepolte Gleichspannung erfolgen. Diese Umsetzung könnte z. B. mittels mechanischer Relais durchgeführt werden, diese müssen jedoch mit verhältnismäßig großer Leistung angesteuert werden, sie sind störanfällig und unterliegen einem erheblichem Verschleiß.When messages are transmitted over galvanically connected lines, signal criteria become often transmitted by means of a DC voltage reversed in polarity in a certain rhythm. In this Way is z. B. in telecommunications the transmission of the 25 Hz ringing voltage for the operation of the AC alarm clock carried out in a subscriber set In the case of carrier-frequency transmission of messages to a subscriber, the procedure is then that one is keyed in a 25 Hz rhythm HF alternating voltage of z. B. 36 kHz is transmitted. The participant must then convert it into an im so 25 Hz rhythm with reversed DC voltage. This implementation could e.g. B. by means of mechanical Relays are carried out, but these must be controlled with a relatively high output, they are prone to failure and are subject to considerable wear and tear.

In der DE-AS 19 08 817 ist eine Anordnung für einen elektronischen Umpoler angegeben, bei dem die Ansteuerung mit einer getasteten Wechselspannung erfolgt Bei dieser Anordnung werden die vier Transistoren, welche die beiden Brückenzweige bilden, über einen mit zwei Sekundärwicklungen versehenen Übertrager und vier Gleichrichterstufen angesteuert Durch diese Art der Ansteuerung ergibt sich jedoch der Nachteil, daß ein großer Aufwand notwendig ist und die betreffende Schaltungsanordnung nicht vollständig als integrierte Schaltung realisiert werden kann. Ein weiterer Nachteil ist daß diese Schaltungsanordnung kein Kippverhalten zur Beschleunigung des Umschaltens der Stromrichtung im Verbraucher und damit zur Vergrößerung der Flankensteilheit aufweistIn DE-AS 19 08 817 an arrangement for an electronic pole reverser is given in which the Activation with a sampled AC voltage takes place. In this arrangement, the four Transistors, which form the two bridge arms, via one with two secondary windings Transformer and four rectifier stages controlled However, this type of control results in the Disadvantage that a great deal of effort is necessary and the circuit arrangement in question is not completely as integrated circuit can be realized. Another disadvantage is that this circuit arrangement no tilting behavior to accelerate the switching of the current direction in the consumer and thus to the Has increase in the slope

Die Schaltungsanordnung gemäß DE-AS 12 93 215 dient dazu, die Umschaltung der Stromrichtung im Verbraucher mit einer entsprechend großen Flankensteilheit durchzuführen, wobei die Ansteuerung der Anordnung mit einer veränderlichen Gleichspannung geschieht Mit dieser Anordnung ist es jedoch nicht möglich, abhängig von einer getasteten Eingangs-Wechselspannung die Richtung des Gleichstroms in einem Verbraucher zu steuern. Es wäre denkbar, eine solche Steuerung unter Verwendung einer zusätzlichen Gleichrichterschaltung durchzuführen. Durch eine solche Maßnahme würde die Schaltungsanordnung jedoch noch umfangreicher werden als sie bereits istThe circuit arrangement according to DE-AS 12 93 215 is used to switch the current direction in Perform consumers with a correspondingly large edge steepness, with the control of the Arrangement with a variable DC voltage happens with this arrangement, however, it is not possible, depending on a sampled input AC voltage, the direction of the direct current in to control a consumer. It would be conceivable to implement such a control using an additional Perform rectifier circuit. By such a measure, however, the circuit arrangement would become even more extensive than it already is

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine einfache elektronische Schaltungsanordnung zur Umpolung einer Gleichspannung anzugeben, wobei die Steuerung durch eine getastete HF-Wechselspannung erfolgt Die Schaltungsanordnung soll möglichst integrierbar sein.The present invention is based on the object of a simple electronic circuit arrangement to indicate polarity reversal of a DC voltage, the control by a gated HF AC voltage The circuit arrangement should be as integratable as possible.

Diese Aufgabe wird mittels einer zwischen dem Pluspol und dem Minuspol der Gleichspannungsquelle angeordneten, aus der Emitter-Kollektor-Strecke eines pnp-Transistors und der Kollektor-Emitter-Strecke eines npn-Transistors gebildeten ersten Reihenschaltung und einer dazu parallel angeordneten zweiten Reihenschaltung gleicher Art, wobei der Kollektor des npn-Transistors der ersten Reihenschaltung den einen Ausgang und der Kollektor des npn-Transistors der zweiten Reihenschaltung den anderen Ausgang des Umpolers bilden, gemäß der Erfindung dadurch gelöst, daß die Basen und die Kollektoren dieser beiden Transistoren wechselweise über je einen Widerstand miteinander verbunden sind, und daß parallel zu den Emitter-Basis-Strecken der beiden anderen Transistoren je ein Kondensator angeordnet ist und daß die Basis des pnp-Transistors der ersten Reihenschaltung mit der Anode einer ersten Diode, die in Reihe mit einer zweiten Diode liegt, verbunden ist, und daß die Katode der zweiten Diode mit der Basis des pnp-Transistors der zweiten Reihenschaltung verbunden ist, wobei die getastete HF-Wechselspannung einerseits mit dem Verbindungspunkt der beiden Dioden und andererseits mit dem Pluspol der Gleichspannungsquelle verbunden ist, und daß zwischen der Basis des pnp-Transistors der zweiten Reihenschaltung und dem Minuspol der Gleichspannungsquelle ein Widerstand eingeschaltet istThis task is carried out by means of a between the positive pole and the negative pole of the DC voltage source arranged, from the emitter-collector path of a pnp transistor and the collector-emitter path a first series circuit formed by an npn transistor and a second connected in parallel therewith Series connection of the same type, whereby the collector of the npn transistor of the first series circuit has one output and the collector of the npn transistor of the second series connection form the other output of the polarity reverser, solved according to the invention by that the bases and the collectors of these two transistors alternately each via a resistor are interconnected, and that parallel to the emitter-base paths of the other two transistors each a capacitor is arranged and that the base of the pnp transistor of the first series circuit with the The anode of a first diode, which is in series with a second diode, is connected, and that the cathode of the second diode is connected to the base of the pnp transistor of the second series circuit, the sampled HF alternating voltage on the one hand with the connection point of the two diodes and on the other hand is connected to the positive pole of the DC voltage source, and that between the base of the pnp transistor of the second series connection and the negative pole of the DC voltage source, a resistor is switched on

Im folgenden soll die Erfindung anhand der Figur näher beschrieben und erläutert werden.The invention is to be described and explained in more detail below with reference to the figure.

Die Figur zeigt ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung. Zwischen dem Pluspol und dem Minuspol der Gleichspannungsquelle ist eine erste Reihenschaltung aus der Emitter-Kollektor-Strecke des pnp-Transistors Ti und der Kollektor-Emitter-Strecke des npn-Transistors T3 angeordnet, wobei diese Reihenschaltung mit dem Emitter des Transistors Ti am Pluspol der Gleichspannungsquelle angeschlossen ist Parallel dazu liegt eine zweite Reihenschaltung aus der Emitter-Kollektor-Strecke des pnp-Transistors T2 und der Kollektor-Emitter-Strecke des npn-Transistors TA, wobei ebenfalls der Emitter des Transistors 72 mit dem Pluspol der Gleichspannungsquelle verbunden ist Der Kollektor des npn-Transistors 73 ist mit der Klemme A des Ausganges und der Kollektor des npn-Transistors 74 ist mit der anderen Klemme B des Ausganges des Umpolers verbunden. AmThe figure shows an embodiment of the circuit arrangement according to the invention. A first series connection of the emitter-collector path of the pnp transistor Ti and the collector-emitter path of the npn transistor T3 is arranged between the positive pole and the negative pole of the DC voltage source, this series connection with the emitter of the transistor Ti at the positive pole DC voltage source is connected In parallel, there is a second series circuit consisting of the emitter-collector path of the pnp transistor T2 and the collector-emitter path of the npn transistor TA, the emitter of transistor 72 also being connected to the positive pole of the DC voltage source of the npn transistor 73 is connected to the terminal A of the output and the collector of the npn transistor 74 is connected to the other terminal B of the output of the polarity reverser. At the

Ausgang der Schaltungsanordnung ist beispielsweise der Wechselstromwecker eines Teilnehmerapparates angeschlossen.The output of the circuit arrangement is, for example, the alternating current alarm clock of a subscriber set connected.

Zwischen dem Kollektor des Transistors Ti und der Basis des Transistors TA ist ein Widerstand A4 angeordnet, ein weiterer Widerstand R 3 gleicher Größe befindet sich zwischen der Basis des Transistors Γ3 und dem Kollektor des Transistors TA. Es sei erwähnt, daß die Transistoren Ti und TJ sowie die Transistoren T3 und TA jeweils in ihren Kennwerten übereinstimmen.A resistor A4 is arranged between the collector of the transistor Ti and the base of the transistor TA , another resistor R 3 of the same size is located between the base of the transistor φ3 and the collector of the transistor TA. It should be mentioned that the transistors Ti and TJ and the transistors T3 and TA each have the same characteristic values.

Zwischen den Basen der beiden Transistoren Ti und T2 liegen zwei gleichsinnig hintereinandergeschaltete Dioden Di und D % wobei die Diode Di mit ihrer Anode über einea Widerstand Al an der Basis des Transistors Ti und die Diode D2 mit ihrer Katode über den Widerstand Ä2 an der Basis des Transistors T2 angeschlossen ist Die beiden Dioden D i und D 2 haben ebenfalls übereinstimmende Kennwerte.Between the bases of the two transistors Ti and T2 are two diodes Di and D% connected in series in the same direction, the diode Di with its anode via a resistor Al at the base of the transistor Ti and the diode D 2 with its cathode via the resistor Ä2 at the base of the transistor T2 is connected. The two diodes D i and D 2 also have the same characteristic values.

Die Emitter-Basis-Strecke des Transistors Ti ist unmittelbar mit einem Widerstand R 6 überbrückt, zwischen der Katode der Diode D1 und dem Kollektor des Transistors Ti liegt ein Kondensator Ci. Ein weiterer Kondensator C2 liegt zwischen der Katode der Diode D 2 und dem Emitter des Transistors T2. Zwischen der Basis des Transistors T2 und dem Minuspol der Gleichspannungsquelle ist ferner ein Widerstand R 5 eingefügt Parallel zu den Kollektor-Emitter-Strecken der beiden Transistoren 7*3 und TA ist je eine in Sperrichtung gepolte Diode D3 und DA angeordnetThe emitter-base path of the transistor Ti is bridged directly with a resistor R 6 , and a capacitor Ci is located between the cathode of the diode D 1 and the collector of the transistor Ti. Another capacitor C2 is located between the cathode of the diode D 2 and the emitter of the transistor T2. A resistor R 5 is also inserted between the base of transistor T2 and the negative pole of the DC voltage source. In parallel to the collector-emitter paths of the two transistors 7 * 3 and TA there is a reverse-biased diode D 3 and DA

Die Eingangsklemmen E der Schaltungsanordnung sind einerseits mit dem Pluspol der Gleichspannungsquelle und andererseits mit dem Verbindungspunkt der beiden Dioden Dl und D 2 verbunden. An den Eingangsklemmen E liegt bei dem beschriebenen Ausführungsbeispiel eine im 25-Hz-Rhythmus getastete 36-kHz-Wechselspannung, d.h. während der Tastimpulszeiten liegt die Wechselspannung an und während der Tastpausen liegt keine Wechselspannung an.The input terminals E of the circuit arrangement on the one hand connected to the positive pole of the DC voltage source and on the other hand to the connection point of the two diodes Dl and D. 2 Is located at the input terminals E, in the described embodiment, a sampled at 25 Hz rhythm 36 kHz AC voltage, ie during the Tastimpulszeiten is the AC voltage to and during the pulse pauses is no AC voltage.

Liegt Wechselspannung an, so wird diese mittels der Dioden D 1 und D 2 gleichgerichtet An der Basis des Transistors Ti liegt dann negatives Potential und an der Basis des Transistors T2 liegt positives Potential. Dadurch ist der Transistor 7Ί leitend gesteuert und der Transistor T2 ist gesperrt, wodurch über den Widerstand R 4 positives Potential an die Basis des Transistors TA gelangt, so daß dieser leitend gesteuert wird. In diesem Fall sind also die Emitter-Kollektor-Strecken der Transistoren Tl und TA leitend und die Klemme A ist über den Transistor Ti mit dem Pluspol und die Klemme Bist über den Transistor TA mit dem Minuspol der Gleichspannungsquelle verbunden.If AC voltage is applied, it is rectified by means of the diodes D 1 and D 2. There is then a negative potential at the base of the transistor Ti and a positive potential at the base of the transistor T2. As a result, the transistor 7Ί is controlled to be conductive and the transistor T2 is blocked, whereby positive potential passes through the resistor R 4 to the base of the transistor TA , so that it is controlled to be conductive. In this case, the emitter-collector paths of the transistors T1 and TA are conductive and the terminal A is connected to the positive pole via the transistor Ti and the bist terminal is connected to the negative pole of the DC voltage source via the transistor TA.

Während der Tastpausen liegt keine Wechselspannung an und die vorher durch Gleichrichtung gewonnene Steuerspannung fällt weg, so daß der Transistor Ti sperrt. Dadurch wird auch der Transistor TA in den sperrenden Zustand übergeführt Ober den WiderstandThere is no alternating voltage during the pauses and the control voltage previously obtained by rectification drops out, so that the transistor Ti blocks. As a result, the transistor TA is also switched to the blocking state via the resistor

ίο R5 liegt jedoch negatives Potential an der Basis des Transistors 72, so daß jetzt dieser Transistor leitend gesteuert wird und über seine Emitter-Kollektor-Strekke den Pluspol der Gleichspannungsquelle mit der Klemme B verbindet Gleichzeitig erhält die Basis des Transistors T3 eine positive Gleichspannung über den Widerstand A3, der Transistor Γ3 ist dann ebenfalls durchgesleuert und die Klemme A ist über seine Emitter-Kollektor-Strecke mit dem Minuspol der Gleichspannungsquelle verbunden.However ίο R5 is a negative potential at the base of the transistor 72 so that now this transistor is made conducting and its emitter-collector Strekke connects the positive pole of the DC voltage source to the terminal B the same time, the base receives the transistor T3, a positive DC voltage across the Resistor A3, transistor Γ3 is then also flowed through and terminal A is connected to the negative pole of the DC voltage source via its emitter-collector path.

Die Dioden D3 und DA, die parallel zu den Kollektor-Emitter-Strecken der Transistoren T 3 und 7*4 geschaltet sind, sollen diese Transistoren vor Überspannung schützen, wie sie insbesondere beim Übergang vom leitenden in den sperrenden Zustand bei angeschlossener induktiver Last leicht auftreten können. The diodes D 3 and DA, which are connected in parallel to the collector-emitter paths of the transistors T 3 and 7 * 4, are intended to protect these transistors from overvoltage, which is particularly easy when switching from the conductive to the blocking state when an inductive load is connected may occur.

Der Widerstand R 6 hat in Verbindung mit dem Widerstand R1 die Aufgabe, den Kondensator C1 zu Beginn der Tastpausen zu entladen. Die WiderständeThe resistor R 6 , in conjunction with the resistor R 1, has the task of discharging the capacitor C1 at the beginning of the key pauses. The resistances

jo Al und R2 sind Entkopplungswiderstände und sollen die Basis-Emitter-Strecken der beiden Transistoren Π und 7*2 hochohmig machen, damit die Wechselspannungsquelle nicht sehr niederohmig sein muß bzw. nur gering belastet wird.jo Al and R2 are decoupling resistors and should make the base-emitter paths of the two transistors Π and 7 * 2 high resistance so that the AC voltage source does not have to be very low resistance or is only slightly loaded.

Die erfindungsgemäße Schaltungsanordnung ist sehr einfach aufgebaut und kommt insbesondere ohne Übertrager und Spulen aus, so daß sie leicht integrierbar ist und deshalb sehr klein ausgebaut werden kann. Der Stromverbrauch der Schaltungsanordnung und ihr Leistungsbedarf für die Ansteuerung sind sehr gering. Ein weiterer Vorteil besteht darin, daß die Transistoren exakt geschaltet werden, so daß die Schaltungsanordnung zwei stabile Schaltstellungen hat und deshalb praktisch keine Überschneidungen bei der Stromübergäbe vorkommen, d.h. eine unmittelbare Verbindung zwischen Pluspol und Minuspol der Gleichspannungsquelle wird nicht hergestellt, so daß hierdurch mögliche Störungen ausgeschlossen sind.The circuit arrangement according to the invention has a very simple structure and in particular comes without it Transmitter and coils, so that it can be easily integrated and therefore expanded very small. Of the The power consumption of the circuit arrangement and its power requirement for control are very low. Another advantage is that the transistors are switched exactly, so that the circuit arrangement has two stable switch positions and therefore practically no overlaps in the power transfer occur, i.e. a direct connection between the positive pole and negative pole of the DC voltage source is not established, so that possible Disturbances are excluded.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Claim:

Circuit arrangement for polarity reversal of a DC voltage, which is controlled with a gated HF AC voltage, with a first series connection of the emitter-KoUektor path of a pnp transistor and the collector-emitter path of an npn transistor between the positive pole and the negative pole of the DC voltage source and a second series circuit ι ο of the same type is arranged in parallel and wherein the collector of the npn transistor of the first series circuit forms one output and the collector of the npn transistor of the second series circuit forms the other output of the polarity reverser, characterized in that the bases and the collectors of these two transistors (T3, Γ4) are alternately connected to one another via a respective resistor (R3, A4), and that t parallel to the emitter-base paths of the other two transistors (Ti, 72) each have a capacitor (C , C2) is arranged and that the base of the pnp transistor (Tl) of the first series circuit with the anode of a first Di ode (Di), which is in series with a second diode (D 2), is connected and that the cathode of the second diode (D 2) is connected to the base of the pnp transistor (T2) of the second series circuit, the keyed HF AC voltage is connected on the one hand to the connection point of the two diodes and on the other hand to the positive pole of the DC voltage source, and that a resistor (R 5) is connected between the base of the pnp transistor of the second series circuit and the negative pole of the DC voltage source

35