DE2135890B2

DE2135890B2 - Synchronisierungsvorrichtung zur Hochprazisionswiedergabe der Phase eines Taktsignals

Info

Publication number: DE2135890B2
Application number: DE712135890A
Authority: DE
Inventors: Guy Albert Jules Thiais Val-De-Marne David; Michel Guy Amedee Meudon Bellevue Hauts-De-Seine Duquenne
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1970-07-31
Filing date: 1971-07-17
Publication date: 1979-03-08
Also published as: DE2135890C3; DE2135890A1; JPS5246042B1; SE369819B; FR2098925A5; US3778550A; CA966904A; GB1296809A

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Herstellen und Aufrechterhalten des Phasengleichlaufs zwischen einem ankommenden Datensignal und einem örtlich erzeugten Taktsignal in Dateniibertragungsanlagen, in denen das Taktsignal durch Unterteilung eines von einem frequenzstabilen Oszillator gelieferten hochfrequenten Signals gewonnen wird und in denen die Phasenlage des Taktsignal* mit der Phasenlage des Datensignals verglichen wird und bei Abweichungen der beiden voneinander eine Phasenkorrektur des Taktsignals durch Ein- oder Ausblenden von Impulsen des Oszillators bewirkt wird.

Eine solche Synchronisierungsvorrichtung wird empfangsseitig in Sy nchronda ten übcrtragiingssyst einen verwendet, in denen die Takisignalc des Empfängers genau mit den eintreffenden Daten bzw. Datenbiis synchronisiert werden müssen.

Die bisher zum Durchführen dieser Synchronisierung bekannten Vorrichtungen sind zweierlei Art:
π In einer ersten Ausführungsform wird mit Hilfe einer Phasenverriegelungsschleife die Frequenz des Pilotoszillaiors dem Rhythmus der eintreffenden Daten unterworfen Der Piloioszillator wird durch eine Spannung gesteuert und kann ein Quarzoszillato! oder

in ein frei schwingender Oszillator(VFO-Typ) sein.

Eine Vorrichtung dieser Art ist z.B. von Viterbi (Phase-locked loop dynamics in the presence of noise by Fokker blank techniques: Dezember 1963, Proceedings I.E.E.E) beschrieben.

i-j Solche auf Analogtechniken basierende Vorrichtungen sind kostspielig und sehr kritisch in der Einstellung. Sie erfordern die Verwendung von Filtern mit sehr genauen Phasenkennlinien, außerdem sind im Betrieb auf die Dauer und bei Temperaturichwankungen

3D Abweichungen unvermeidlich.

Es ist auch eine Digitalausführung dieser Synchronisierungsvorrichtung beschrieben worden, in der die Frequenz des Pilotoszillators verriegelt wird (Synthesis of digital phase-locked loops, Eascon 68 Record,

r> Wallace and Larrimore), aber eine solche Vorrichtung ist sehr aufwendig und kann nur Taktfrequenzen von einigen kHz liefern.

In einer zweiten Art einer bekannten Synchronisierungsvorrichtung werden die Nulldurchgängc der

ίο eintreffenden Daten durch Differenzierung detektiert, wobei die so erhaltenen Impulse in einer digitalen Phasensteuervorrichtung benutzt werden in der Weise, daß die am Ausgang des Pilotos/.illators erhaltene Taktfrequenz korrigiert wird.

π Eine solche Vorrichtung, die ein differenzierendes Netzwerk enthält, ist rauschempfindlich und ist an sich nicht imstande, erhebliche Frequenzabweichungen des Piloloszillators auszugleichen.

Aufgabe der Erfindung ist es. eine Schaliungsanord-

M) nung der eingangs genannten Art anzugeben, die rauschunempfindlieh ist und größere Frequenzabweichungen auszugleichen ermöglicht.

Gelöst wird diese Aufgabe dadurch, daß ein Zähler die ihm während jeweils des Anderthalbfachen einer

Vi Periode des Taktsignals zugcfiihricn Zählimpulse in Abhängigkeit vom Vorzeichen des betreffenden Bits des Datensignals vorwärts oder rückwärts zählt (zusammenzählt oder voneinander abzieht) und über einen nachgeschalteten Dek:)dicrer bei jedem Passieren eines

vi als Nullwert dicncndrn vorgegebenen Zwischenwcris einen Ausgangsimpuls liefert und daß ein nachgeschaltctcr Generator bei jedem Ausgangsimpuls des Dckodicrers einen Impulszug an einen weiteren Zähler liefert, der in Abhängigkeit vom Vorzeichen von

v, ihrerseits durch eine Verschiebung des Takisignals von der halben Dauer des Inipulszuges erhaltenen Signalen vorwärts oder rückwärts zählt und an seinen zwei Ausgängen zueinander entgegengesetzte logische Signale liefert, die bei Erreichen einer Vorwärts- oder

w) einer Rückwärtszählschwclle die das Ein- oder Ausblenden von Impulsen bewirkende Korrekturvorriihtiing steuern.

Durch den Einsatz von digitalen Mitteln ergeben sich Vorteile bei der I lersielliing und im Betrieb, da größere

μ Einstellabweichungen kaum auftreten. Die Detektion der Übergänge (lurch Nulldurchgiinge von Integratoren und die darauf erfolgende Digitalfiltcrung ergeben eine hohe Kauschunempfindlichkcil. Schließlich wird leicht

cm Synchronismus zwischen dem örtlichen Taktsignal und den Daten mit einer Präzision besser als 1% erzielt. Die Zeichnung stellt ein Ausführungsbeispiel dar. Ils zeigt

Fig. I ein Blockschaltbild der Synchronisierungsvorrichtung mit zwei Steuereinheiten,

Fig. 2 Zeitdiagramnie der Übergangsdetektionsschaltung,

Fig. 3a das Schallbild einer Ausführungsform der Übergangsdeteklionsvorrichtung,

Fig. Jb die Arbeitsperioden der zwei Vor-Rückwärtszähler dieser Schaltung,

Fig. 4 ein Blockschaltbild der Schaltung zum Phasenvergleich und zum Filiern der Übergänge,

Fig. 5 das Schaltbild der logischen Anordnung der Korrektionsschaltung,

F i g. 6 Zeildiagramme der Korrektionsschaltung.

Fig. I zeigt eine Synchronisierungsvorrichtung nach der Hrfindung sowohl mit Steuerung der Frequenz des Pilotoszillators als auch mit Steuerung der Phase des örtlichen Taktsignals. Die Taktfrequenz des örtlichen Taktsignals H wird bei 1 durch Teilung der hohen Frequenz R des Pilotoszillators 2 erzeugt. Die Frequenz des Pilotoszillators kann durch eine dem Eingang 3 zugeführte Spannung korrigiert werden. Die Teilung der Frequenz R erfolgt durch einen Binärteiler, der durch einen ersten 2-Teilcr 4. der eine Basistaktfrequenz Rn liefert und durch einen zweiten 2"-Binärteiler 5 gebildet wird, der bei I die Taktfrequenz des örtlichen Taktsignal /-/liefert. Zwischen den zwei Binarteilern 4 und 5 wird eine Korrekturvorrichtung 6 eingeschaltet, die eine Taktfrequenz /?,> liefert, die gleich der Frequenz Rn ist, wenn eine Phasenkorreklurinstruklion fehlt. Diese Korrektur-Vorrichtung 6 bildet das Mittel zur Phasenkorrektur des örtlichen Taktsignals. da eine Änderung der Frequenz Rr nach Teilung mittels des Teilers 5 eine Änderung der Phase des örtlichen Taktsignals //mit sich bringt.

Die Daten, auf die die Phase des örtlichen Taktsignals eingestellt werden soll, werden bei 7 empfangen. Sie werden gemeinsam durch das Tiefpaßfilter 8 geführt, durch die Vorrichtung 9 in der Amplitude begrenzt und gegebenenfalls derart verschoben, daß bei 10 eine Reihe logischer, bipolarer Signale mit steiler Flanke erhalten wird, welche die Datenbus darstellen. Die Flanken dieser Signale werden nachstehend di-i Dalcnbitübergiingc genannt.

Die .Synchronisierungsvorrichtung für die Phase des Taktsignals. mi', dessen Takt bei 7 Daten empfangen werden, enthält zwei vollständig voneinander unabhängige Regelkreise, von denen der erste (im Rahmen mit M bezeichnet) die Frequenz des Pilotoszillators 2 steuert, wiihrend der zweite (im Rahmen mit 12 bezeichnet) die Phase des örtlichen Taktsignals /7 in bezug auf die Dater steuert. Sie enthält ferner eine Vorrichtung 13 zum Detektieren der Übergänge der bipolaren Datenbits mit numerischen Datenbiiintegralorcn zum Liefern von Impulsen bei den Nulldurchgängen und eine Vorrichtung 14 zum Vergleich der Phase dieser Impulse mit dem örtlichen Taktsignal //und zur Lieferung logischer Phascnkorrcklursignalc und schließlich die Korrckttirvorrichlung 6, in der in Abhängigkeil von diesen logischen Signalen die Taktfrequenz Rr korrigiert wird, die dem Binärteiler 5, der die Taktfrequenz des örtlichen Taktsignals //liefert, zugeführt wird.

Beispielsweise beträgt (.'ic Frequenz R des Piloloszilliitors 2 23,04MIIz. das I eilverhiilinis des Teilers 5 1/128 und der Takt des örtlichen faktsignals // somit 40 KM/.

Der Regelkreis 11 zur .Steuerung der Frequenz des Pilotoszillalors 2 enthält eine Differenzierschaltung 15 zum Fr/ielen einer Datentrennung, l-iiil- Pluisen\ergleichsschaltung 16, deren iiingänge /wischen dein Ausgang der Schaltung 15 und dem Ausgang des Binarieilers 17 eingeschaltet sind, der eine Spannung der Frequenz Rdes Pilotoszillators 2 empfangt. Die mid der Vergleichsschaltung Ih geliefert'.' Spannung wird durch das Tiefpaßfilter 18 gefiliert, und darauf der Klemme 3 des Pilotoszillators 2 zugeführt, wodurch die Frequenz. Rgeregelt werden kann.

In der Übergangsdetektions\orrichtung 13 der Regelvorrichtung 12 werden aus den Datenübergängen Impulse abgeleitet, die /u den Zeitpunkten der Nulldurchgänge der von den bipolaren Datenbus beeinflußten 'iigiuiliniegnitoren geliefen werden. Auf diese Weise ist die Kauschempfindlichkeit geringer als bei den Vorrichtungen, die die Übergänge unmittelbar zum Feststellen der Phase der Daten ..· bezug auf das örtliche Taktsignal verwenden.

In der Phasenvergleichsvorrichlung 14 werden gleichzeitig durch Digitalschaltungen einerseits viii Phasenvergleich der Impulse der Detektionsvorriehtung 13 ui-.J der Flanken des örtlichen Taklsignais //und andererseits eine Filterung der durch diesen Vergleich erhaltenen Information durchgeführt, so daß logische Phasenkorrektursignale mit einer bestimmten Zeitkonstantc erzielt werden. Diese Filterung ergibt einen besseren Rauschschutz.

Wenn die Phasenvergleichsvorrichtung 14 ein logisches voreilendes oder nacheilendes Signal liefert, wird in der Korrckturvorrichtung6ein Binäreiemcnt von tier Frequenz Rr abgezogen («der ihm zugefügt. Ir. Abwesenheit eines Korrektursignals ist die Frequenz Rp der Frequenz Rn gleich. Die Korrektur ist lediglich von dem Teilverhältnis des Teilers 5 abhängig. Auf diese Weise ist der Synchronismus zwischen dem örtlichen Taktsignal H und dem Taktsignal, mit dessen Taktfrequenz die Daten empfangen werden, mit hoher Präzision crziclbar (Präzision besser als I% in dem Beispiel des Teil verhältnisses des Teilers 5 von I /128).

Nachstehend werden bevorzugte Ausfuhrungsformen der Vorrichtungen 13, 14 und 6 des Regelkreises 12 zur digitalen Phasensteuerung des örtlichen Taktsignals beschrieben.

Die Datenbilübergangsdeleklionsvorrichtung 13 verwendet Integratoren, welche gegebenenfalls nach einer Spannungsverschicbung die eintreffenden, bipolaren Daten integrieren. Unter Bezugnahme auf die Zeitdiagramnie der Fig. 2 wird nachstehend erläutert, auf welche Weise die Lage der Nulldurchgänge dieser Integraljicn in bezug auf die positiven und negativen llalbpcriodcn des örtlichen Taktsignals eine Information in bezug auf den Synchronismus, d. h. Voreilung oder Nacheilunk in bezug auf das örtliche Taktsignal, liefern kann.

In jeder der F i g. 2a bis 2g stell! J₁Is obere Diagramm die Taktfrequenz des örtlichen Taktsignals // mit Jcr Periode Γ dar. Das /weile Diagramm zeig! eine Reihe von Datenbits. Diese Datenbits sind bipolar um! /eigen insbesondere den Übergang 7«. Das dritte Diagramm zeigt die Aiisgangsspannimg / eines die Datenbits empfangenden Integrators, der zur Vereinfachung der Frliiuteriinj» annahmeweise eine Analogintcgnilor ist.

I·'i g. 2a zeigt den Fall, in dem die Datenbits /idein örtlichen Taktsignal //Kleiehnhasia sind. Der I !bergung

I)/ liill zum Zeitpunkt t,, ;mf. der mit einer I hmke des I ;ik I Signals //zusammenfällt. Her Integrator wird zum /eilpunkt ii wirksiim. der durch die I hinke des I akl-Signals // bestimm! wird, und der um eine I liilbperiode des örtlichen Taklsignals vor dem /eiipunki in liegt. Die Rückstellung auf Null des Integrators erfolgt /um /eitpunkl I.·. der durch tlie I hinke des Takl-Signals //bestimmt wird, die um eine l'enode nachdem /eitpunkl in auftritt.

Ks ist ersichtlich, daß unier diesen Verhiillnissen der Nulldiirehgang des Integrators /um /eitpunkt /»' erfolgt, der mit ebenfiills einer I hinke des Taktsignals // /usiimmeiifiilll. K ig. 2a zeigt den lall, in dem der Übergang 7« eine negative Flanke ist und somit ein positives Datenbit von einem negativen trennt.

Wenn der Übergang 7« eine positive I hinke wäre, hülle die Ausgangsspanniing /des Integrators eine der der Fig. 2a entgegengesetzte Polarität, aber sie würde /um i'lrirht'n /eilniitikl /,,' drn Nullnunkl passieren, der mit einer I hinke des Takt-Signals //zusammenfallt.

Die I i g. 2b bis 2g /eigen lalle, in denen die Datenbits nicht gleichphasig mit dem örtlichen Taktsignal //sind Der I Ibergang 7« tritl dann nicht zum /eitpunkt t„ auf. aber das Wirksamwerden und die Rückstellung auf Null ties Integrators erfolgen stets zu den Zeitpunkten /, b/w. l·· wie vorstehend angegeben.

Nach I'ig. 2b tritt der Übergang Th mil einer Voreilung in bezug auf /_ü auf. die kürzer ist als 774. Nach I i g. 2c ist die Voreilung gleich 774. Aus den I" i g 2a. 2b. 2c ist ersichtlich, daß der Übergang 7« mit einer Voreilung in bezug auf A₁ auftritt, die kurzer als 774 ist und tier Nulldurchgang des Integrators erfolgt dann stets während tier positiven llalbperiotle des örtlichen Takisignals. die dein /eitpunkt i» folgt, lit η gleiches kann bei einem Übergang der positiven Hanke festgestellt werden.

Nach I i g. 2d erfolgt der Übergang Th mit einer Nacheilung in bezug auf in auf. die kür/er als T/A ist und nach I i g. 2e ist die Nacheilung gleich 774. Ks wird einleuchten, daß. wenn die Verspätung des Überganges 7Ά· in bezug auf t„ kürzer als 774 ist. der Nulldurchgang ttes Integrators stets während der ersten negativen llalbpenode auftritt, die dem Zeitpunkt t» folgl. Dieses Dateniniegrierverfiihrcn wird /um Identifizieren der Voreilung otler Nacheilung der Datenbits in bezug auf ti,is örtliche Taktsignal H bcnui/.t. Wenn diese Verschiebung geringer als 774 ist. tritl der Nulldurchgang eines Integrators, der während einer Flanke des örtlichen Taktsignals // wirksam wird und um anderthalbe Taktperiode später auf Null zurückgestellt wird, während einer positiven oder negativen Halbpenode dieses Taktsignals je nach dem Sinne der Verschiebung auf.

Ks sollen jedoch besondere Vorkehrungen getroffen werden, wenn die Voreilung oder Nacheilung der Datenbits in bezug auf das ortliche Taktsignal H langer als Γ/4 (z. B. zwischen Γ/4 und Γ72) ist.

F- i g. 2f zeigt den Fall einer Voreilung wobei Tr in bezug auf den Zeitpunkt r„ um einen Wert zwischen T/A und TU verschoben ist. Aus dieser Figur ist ersichtlich, daß die Nulldurchgänge des Integrators entsprechend Übergängen mit einer Voreilung in bezug auf ic zwischen 774 und TU während der negativen Halbperiode des Takt-Signals H auftreten, die dem Zeitpunkt t_n vorangeht. Aus Fig. 2d zeigt sich jedoch, daß ein während einer negativen üalbperiode des Taktsignals auftretender Nulldurchgang auch einem Übergang entspricht, der eine Nacheilung in bezug auf

in Zw ischcn 0 und TU aufweist.

/um Ueheben der /weifelfälle werden gemäß tier Krfindung alle Nulltlurchgänge des Integrators unter druckt, die während der negativen I liilbperiode des Takt-Signals // auftreten, die dem /.eitpunkl u, vorangeht. Dies ist /. U. mittels eines Signals // durchführbar, das im unteren Teil der K i g. 2f dargestellt ist. Dieses Signal //' mit der Periode IT wird durch 2 Teilung der Frequenz des Taktsignals //erhalten. Der Übergangsdclcklor wird nur Information über die Ntilldurchgänge des Integrators abgeben während der positiven I liilbperiode ties Signals //'. wodurch genau die zwei positiven und negativen Halbperioden ties Signals // überlappt werden, die Voreilungen und Nacheilungen der Übergänge Tr zwischen 0 und HA kennzeichnen.

Aus I'ig. 2g ist ersichtlich, daß wenn die Nacheilung des Überganges 7« in bezug auf in zwischen /74 und 772 lit'L'i. kein Nulldurchgani; des Integrators auftritt.

Zur erneuten Krzielung tier Information über die Nulldurchgänge des Integrators bei einer Voreilung otler Nacheilung zwischen 774 und 772. genügt es. das Taktsignal // um eine Halbperiode zu verschieben Dadurch ergibt sich tatsächlich eine Verschiebung von 772 des IntegrationsinicrvalN (ti-ti) und somit ein Übergang mit einer Vorei..mg (oder Nacheilung] zwischen TIA und 772 nach der Verschiebung von /72 des TAtsignals //.da ein Niilldurchgang des Integrators eine Nacheilung (oder eine Voreilung) zwischen 0 und 774 kennzeichnet.

Das vorstehend beschriebene Integrationsverfahren erfordert die Verwendung von zwei Integratoren, da ti ic zum Detektieren eines Überganges notwendige Dauer langer ist als die Dauer eines binären Datenbits. Km Integrator dctckticrl die geraden Übergange und dei andere Integrator delektiert die ungeraden Übergänge Mit einer anderen /eitskala als die vorhergehenden Figuren zeigt Fig. 2h die Wirkung dieser /we¹ Integratoren, deren Ausgangsspannungen mit /: bzw. /. bei einer Datenbilreihe I). /.. 15. gleichphasig zun örtlichen Taktsignal //bezeichnet sind. F i g. 3a zeigt da> Schaltbild einer bevorzugten Ausführungsform der Übcrgangsdctcktionsvorriehtung 13 der Fig. 1. die durch Digiialpro/esse das vorstehend beschriebene Integrationsvcrfahren durchführen kann.

Die Integratoren werden durch Vor-Rückwürts/ähler mit der Taktfrequenz Rn gebildet, die. je nachdem die eintreffenden Datenbits positiv oder negativ sind vor· bzw. rückwärtszählen.

Die Vorrichtung nach Fig. 3a enthält nach der Klemme 19. wo die bipolaren Datenbits zu-eführi werden, eine Zeichcndetektionsschaltung 20. die /wc Vor-Rückwärts/.ähler 21 und 22 steuert, die bei einerr Binärelement positiven Vorzeichens vorwärts und be einem negativen Vorzeichen rückwärts zählen.

Die Taktfrequenz Rr wird den Takteingängen diesci Zähler durch die UND-Gatter 23 und 24 zugeführt.

Mittels dieser zwei UND-Gatter und der durch daörtliche Taktsignal //gesteuerten Schaltung 25 wird ir Reihenfolge den Zählern 21 und 22 der geraden bzw ungeraden Übergänge eine Fortschaltinstruktion erteilt

Die Schaltung 25 liefert auch die Nullrückstellinfor mationen RAZ, und RAZ₂ für die zwei Zähler 21,22.

F i g. 3b zeigt bei (21) und (22) die durch die Schaltung 25 hervorgerufenen Wirkungsperioden der Zähler 21 und 22 in bezug zum Taktsignal H. Diese Wirkungspe rioden entsprechen den Integrationsperioden dei Integratoren /, und Ader F i g. 2h.

Mil den Ausgängen der Kippschaltungen jedes Vor-Rückwärtszählers sind drei Dekodierschaltungen verbunden, eine für die Nullage, die zwei anderen für eine bestimmte Schwelle der Vor- oder Rückwärtszählung. Die Dekodierschaltungen für die Nullage sind mit 26 und 17 und die der Schwelle sind mit 28, 29,30 und 31 bezeichnet.

Eint rjgische Einheit, die durch die ODER-Gatter 32, 33,34 die UND-Gatter 35 und 36 und die Kippschaltungen 37 und 38 gebildet wird, ermöglicht Signale am Ausgang 39 der Vorrichtung nur dann zu eri.elen, wenn vor ihrem Nulldurchgang die zwei Vor-Rückwärtszähler 2t, 22 um einen bestimmten Wert vorwärts oder rückwärts gezählt haben, welcher Wert durch die Schwellendekodierschaltungen 28.. .31 bestimmt wird.

Die zwei Kippschaltungen 37 und 38 werden gleichzeitig mit den zwei Zählern 21 und 22 auf Null durch RAZ₁ bzw. RAZ₂ zurückgestellt.

Äuuciuein wild cm Eingang liei uND-Gaiici 3j UmCj 36 mit der geeigneten Phase eines Takt-Signals H' der halben Frequenz des örtlichen Taktsignals H eingespeist, um wie an Hand der F i g. 2f erläutert wurde die durch die doppelseitigen Nulldurchgänge der Zähler hervorgerufenen Impulse zu unterdrücken. Diese Nulldurchgänge werden durch Übergänge mit einer Voreilung zwischen 774 und 772 erzeugt.

Die Schwellendekodierschaltungen 28, 29, 30 und 31 ermöglichen es ferner, die Nulldurchgänge der Zähler infolge von Übergängen zu unterdrücken, die durch Störsignale geringer Amplitude oder kurzer Dauer hervorgerufen werden.

Es wird schließlich am Ausgang 39 des Übergangsdetektors ein Impuls bei jedem Nulldurchgang der Vor-Rückwärtszähler erhalten, wobei jeder dieser Durchgänge durch die Datenbitübergänge mit einer Voreilung oder Nacheilung zwischen 0 und 774 hervorgerufen wird.

Es wird bei 39 kein Impuls abgegeben, wenn die Voreilung oder Nacheilung der Datenbitübergänge zwischen 774 und T/2 liegt. Wenn keine Vorkehrungen getroffen werden, führen diese Verschiebungen einen unstabilen^ Gleichgewichtszustand der Synchronisiervorrichtung herbei, da keine Information über die Verschiebung erteilt und somit keine Instruktion zur Phasenkorrektur ausgeführt wird.

Wie gesagt, muß zum Auffinden der Information über die Verschiebungen, d.h. die Nulldurchgänge der Vor-Rückwärtszähler, das Takt-Signal H des örtlichen Taktsignals um eine halbe Periode verschoben werden.

Die nachstehend beschriebene Vorrichtung dient zum Detektieren der unstabilen Gleichgewichtszustände der Synchronisiervorrichtung, so daß beim Detektieren eines unstabilen Gleichgewichtszustandes diese Vorrichtung eine Verschiebung einer halben Periode des Signals //des örtlichen Taktsignals hervorruft

Die Vorrichtung zum Detektieren der unstabilen Gleichgewichtszustände basiert auf der nachfolgenden Erkenntnis: wenn die Phase der Daten und des örtlichen Taktsignals die richtige ist bei einem im gleichen Gewicht übertragenen Kode (d.h. bei dem die Wahrscheinlichkeit des Auftretens der »1«- und »O«-Bits '/2 beträgt entsprechen die Übergänge einer durchschnittlichen Reihenfolge gleich der Übertragungsgeschwindigkeit der Daten.

Folglich werden zum Detektieren der unstabilen Gleichgewichtszustände in zwei Zählern einerseits die detektierten Übergänge und andererseits ein örtlicher Takt entsprechend der Übertragungsgeschwindigkeit der Daten gezählt. Bei der richtigen Phasenkonfiguration wirkt der Übergangszähler durchschnittlich schneller als der Taktzähler. Bei einer Phasenkonfiguration, die einen unstabilen Gleichgewichtszustand mit sich bringt, gilt das Umgekehrte, da der Übergangszähler dann nicht weiter zählt. Eine logische Anordnung detektiert diesen Zustand und verschiebt das örtliche Taktsignal über eine halbe Periode, so daß die richtige Phasenkonfiguration wieder hergestellt wird.

ίο Die von der Übergangsdetektionsvorrichtung 13 in F i g. 1 gelieferten Impulse werden in der Phasenkorrektur 14 der gleichen Figur benutzt. In dieser Vorrichtung 14 wird die Phase dieser Impulse mit der des Signals des örtlichen Taktes gemäß dem Verfahren entsprechend den Zeitdiagrammen der Fig.2 verglichen. Wenn die Impulse während einer positiven Halbperiode des örtlichen Taktsignals H auftreten, eilen die Datenbits vor. Wenn die Impulse während einer negativen

ii-ii : i„ j«,. j^^»i:_nu_An TnLi»_nna|, υ_η»{ι_Μ>ηη _A:i_an

f tatu\j\.i IVU^ UWJ ,JX tiiviiwit ι nntjigiiuM ■ ■ uuitt viwii, «*■■%.■■ die Datenbits nach. Wenn sie auf einer Flanke des örtlichen Taktsignals H auftreten, sind die De'-nbits mit ihnen gleichphasig. Die Information in bezug auf die Voreilung oder Nacheilung wird jedoch nicht unmittelbar benutzt. Eine Filtervorrichtung ermöglicht, zu häufige Korrekturen der Phase des örtlichen Taktsignals //zu vermeiden.

F i g. 4 zeigt schematisch die Ausführung der Phasenvergleichs- und Filtervorrichtung.

Die von der Übergangsdeiektionsvorrichtung 13 gelieferten Impulse werden der Klemme 40 zugeführt. Beim Eintreffen jedes dieser Impulse liefert ein Generator 41 einen Zug einer bestimmten Anzahl von Impulsen z. B. 32 Impulsen. Dieser Impulszug wird einem Vor-Rückwärtszähler 42 zugeführt, der entsprechend dem Wert eines von der Phasenverschiebungsschaltung 43 gelieferten Signals Hp vorwärts oder rückwärts zählt. Das Signal H₀ ist das Signal H des örtlichen Taktsignals H, das in bezug auf dieses Signal um die Hälfte der Dauer des Impulszuges voreilt.

Wenn die Datenbits mit dem örtlichen Taktsignal H gleichphasig sind und wenn somit der Impulszug auf einer Flanke des Signals //anfängt, wird die erste Hälfte des Impulszuges, z. B. bis zur nächsten Flanke des Signals Hd, vorwärts gezählt, während die zweite Hälfte des Impulszuges darauf rückwärts gezählt wird. Im Zustand einer richtigen Phase vollführt somit der Vor-Rückwärtszähler 42 keinen Zählschritt

Hingegen, wenn die Daten in bezug auf das örtliche Taktsignal H vor- oder nacheilen, macht der Zähler 42 Vorwärts- oder Rückwärtsschritte.

Jedoch, erst wenn dieser Zähler 42 nach einer Reihe von Übergängen eine bestimmte Zählschwelle in der Vorwärts- oder Rückwärtsrichtung erreicht hat treten an den Ausgängen 44 und 45 die Signale Ga und Gb zur

Korrektur der Voreilung oder Nacheilung auf, die darauf in der Korrektionsvorrichtung 6 verarbeitet werden. Die Vorrichtung nach F i g. 4 wirkt auf diese Weise als ein Filter, da sie jeweils einen durchschnittlichen Wert der Phasenverschiebung zwischen den Daten und dem örtlichen Taktsignal liefert Die Korrektursteuersignale werden nur dann geliefert, wenn dieser durchschnittliche Wert eine bestimmte Schwelle erreicht
Das Nullrückstellsignal RAZ des Vor-Rückwärtszählers 42 wird durch die Korrektionsvorrichtung 6 geliefert wenn die Korrekturinstruktionen ausgeführt sind.
Die Korrektionsschaltung 6 nach Fig. 1 wird durch

die Phasenvergleichs- und Filtervorrichtung 14 der gleichen Figur gesteuert. Diese Korrektionsschaltung dient zum Addieren oder Subtrahieren eines Binärelementes zu bzw. von der Taktfrequenz R_P, welches Element beim Empfang einer Voreilungs- oder Nacheilungsinstruktion geliefert wird. Nach Teilung durch den Teiler 5 mit z.B. 128 wird somit die Phase des örtlichen Tak signals Win diesem Falle um einen Schritt gleich 1/128 tier Dauer eines Bits der Daten geändert.

F i g. 5 zeigt die logische Anordnung der Korrektionsschaltung. Fig.6 zeigt die Eingangs- und Ausgangssignale der Schaltung nach F i g. 5.

Die Korrektionsschaltung enthält an erster Stelle die UND-Gatter 46 und 47, die durch die vom Zähler 48 abgegebenen Signale Gr, Rb bzw. G_A, Rb gesteuert werden. Gr und Ga sind die von der Phasenvergleichs- und Filtervorrichtung für die Übergänge bearbeiteten Voreilungs- und Nacheilungssteuersignale. Zum besseren Verständnis der Wirkung der Knrrektionsschaltung zeigt Fig.5 bei 48 einen Vor-Rückwärtszähler der Phasenvergleichs- und Filtervorrichtung für die Übergänge. Dieser Zähler liefert, wie gesagt, die Signale G_A oder Cr beim Erreichen einer Zählschwelle in der Vorwärts- oder Rückwärtsrichtung. Das andere Steuersignal der UND-Gatter 46 und 47 hat die Basistaktfrequenz R_B gleich der Hälfte der Frequenz R des Pilotoszillators 2.

Diese zwei Gatter 46 und 47 liefern Zählerabschaltsignale RAZ (Or bzw. Oa). Die Korrekturschaltung enthält weiterhin eine logische Anordnung, die durch die Umkehrschaltung 49 und die UND-Gatter 50 und 51 und das ODER-Gatter 52 gebildet wird. Unter der Steuerung der Signale Or und Ο_Λ liefert diese Anordnung das Ausgangssignal der Korrektionsschaltung mit der Taktfrequenz R_P, da die logische Funktion von Rpist

O~r ■ R ■ R_B + Oa ■ R.

Andererseits wird mittels der Signale O_A und Or ein Nullrückstellsignal RAZ des Vor-Rückwärtszählers 48 erzielt. Dieses Nullrückstellsignal tritt auf nach der Korrektur der Taktfrequenz Rp unter der Wirkung der Signale Or od.,/ Oa und unterdrückt die Nacheilungs- oder Voreilungssteuersignale Gr bzw. G_A.

Der Teil I der Fig. 6 zeigt ein Zeitdiagramm der unterschiedlichen, vorerwähnten Signale bei Abwesenheit einer Naeheilungs- und Voreilungsinstruktion. Somit Cr = 0, Ca = 0, so daß Or = 0, Oa = 0. Die logische Funktion von Rpist dann: R ■ Rb, wie im Teil I der Fig.3 angedeutet ist. In diesem Falle ist die Taktfrequenz Zugleich der Frequenz Rb-

Der Teil II der Fig. 3 zeigt die Zeitdiagramme in Anwesenheit einer Nacheilungsinstruktion. Diese Instruktion hat die Form eines Signals Gr = 1, das auf einer fallenden Flanke von Rb auftritt. Infolge des UND-Gatters 46 liefert diese Nacheilungsinstruktion nur ein Signal Or = 1, wenn Rg = \. Somit ist Or = I so lange Rb = 1 ist. Entsprechend der logischen Funktion von Rp bringen die Gleichungen Or - I uiid Oa = 0 mit sich, daß Rp= 0, was in F i g. 6 (Teil II) durch die Unterdrückung des gestrichelt angegebenen Elementes des Signals /?pdargestellt wird.

Wenn darauf Rb = 0, ist Or = 0, wobei die abfallende Flanke des Signals Or ein Signal RAZ liefert, das die Kippschaltung des Vor-Rückwärtszählers 48 auf Null zurückstellt. Diese Nullrückstellung unterdrückt den Nacheilbefehl Gr, welches Signal wieder den Nullwert annimmt.

Der Teil III der Fig. 6 zeigt das Zeitdiagramm in Anwesenheit einer Voreilungsinstruktion. Diese Instruktion hat die Form eines Signals G_A — 1, das auf einer abfallenden Flanke von Äs auftritt. Wenn Ga = 1 und Rb = 0, liefert das Gatter 47 ein Signal O_A - 1. Entsprechend der logischen Funktion von Rp, bringen es die Gleichungen Oa = 1 und Or = 0 mit sich, daß Rp= R, was in Fig. 6(Teil III)durch die Addition eines Elementes zu ^dargestellt ist. Wenn darauf R_B = 1, ist Oa = 0, wobei die abfallende Flanke des Signals Oa. ein Signal RAZ liefert, das den Vor-Rückwärtszähler48auf Null zurückstellt. Da diese Rückstellung auf Null die Voreilungsinstruktion Ga unterdrückt, nimmt Ga wieder den Nullwert an.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung /um Herstellen und Aufrechlerhalten des Phasengleichlaufs /wischen einem ankommenden Datensignal und einem örtlich erzeugten Taktsignal in Datenübertragungsanlagen, in denen das Taktsignal durch Unterteilung eines von einem frequenzslabilen Oszillator gelieferten hochfrequenten Signals gewonnen wird und in denen die Phasenlage des Taktsignals mit der Phasenlage des Datensignals verglichen wird und bei Abweichungen der beiden voneinander eine Phasenkorrektur des Taktsignals durch Ein- oder Ausblenden von Impulsen des Oszillators bewirkt wird, dadurch gekennzeichnet, daß ein Zähler (21) die ihm während jeweils des Anderthalbfachen einer Periode des Taktsignal (H) /uguführtcn Zählimpulse in Abhängigkeit vom Vor/eichen des betreffenden Bits des Datensignals vorwärts oder rückwärts zäh)l (zusammenzählt oder voneinander abzieht) und über einen nachgeschalteten Dekodiercr (26) bei jedem Passieren eines als Nullwert dienenden vorgegebenen Zwischenwerts einen Ausgangsimpuls liefert und daß ein nachgeschalteter Generator (41) bei jedem Ausgangsimpuls des Dekodierers (26) einen Impulszug an einen weiteren Zähler (42) liefert, der in Abhängigkeit vom Vor/eichen von ihrerseits durch eine Verschiebung des Taktsignals von der halben Dauer des Impulszuges erhaltenen Signalen vorwärts oder rückwärts zählt und an meinen zwei Ausgängen (44, 45) zueinander entgegengesetzte Io Ische Signale (0, L) liefert, die bei Erreichen e.^;ncr Vorwärts- oder einer Rückwärtszählschwclle die das Ei· - oder Ausblenden von Impulsen bewirkende Korrekturvorrichtung (48... 52) steuern (Fig. 3a, 4,5).

2.Schaltungsanordnung nach Anspruch !,dadurch gekennzeichnet, daß an den Zähler (21) zwei weitere Dekodierer (28, 29) für eine Schwelle der Vor- oder Rückwärtszählung angeschlossen sind, die eine Kippschaltung (37) zur Durehschaltungsvorbercitung des vom Dekodiercr (26) gelieferten Ausgangssignals an den Generator(41) ansteuern.

3. Schaltungsanordnung nach Anspruch I oder 2, dadurch gekennzeichnet, daß für die Zählung von geraden und ungeraden Datenbits im Tandcmbctrieb ein weiterer Zähler (22) mit Dekodicrcrn (27, 30,31)und Kippschaltung(38) vorgesehen ist.