DE2216412B2

DE2216412B2 - Control circuit for static inverter - uses carrier wave generator to fix thyristor trigger points to produce pulse-width modulated output

Info

Publication number: DE2216412B2
Application number: DE19722216412
Authority: DE
Inventors: Boris Highland Heights Mokrytzki; Dennis Leonard Willoughby Szymanski
Original assignee: Reliance Electric Co
Current assignee: Reliance Electric Co
Priority date: 1972-04-05
Filing date: 1972-04-05
Publication date: 1979-09-20
Also published as: DE2216412A1

Abstract

The control circuit has an auxiliary rectangular voltage of constant amplitude passed to an integrator whose output is a symmetric triangular voltage having an amplitude inversely proportional to the carrier wave's frequency. The carrier wave is derived from the static inverter's output. The reference voltage that aids in fixing the triggering points of the inverter's thyristors is a d.c. voltage whose magnitude is inversely proportional to an integral multiple of the basic output frequency from the inverter. The advantage lies in using the carrier to fix the trigger points whilst keeping the voltage/frequency characteristics constant.

Description

ganzzahliges Vielfaches der Ausgangsgrundfrequenz ist und jeweils um ein ganzzahliges Vielfaches der Susgangsgrundfrequenz zu verstellen ist Diese hinsichtlich des jeweils gewünschten ganzzahligen Vielfachen der Ausgangsgrundfrequenz z. B. nach Maßgabe des analogen Steuersignals vorgewählte Rechteck-Hilfsspannung des Zählers wird an einen Trägerfrequenzgenerator gegeben, der aus der Rechteck-Hufsspannung eine Dreieckspannung erzeugt, deren Amplitude jedoch konstant ist In dem Trägerfrequenzgenerator wird diese Dreieckspannung einer als Referenzspannung dienenden Rechteckspannung mit der Ausgangsgrundfrequenz überlagert, wobei die Amplitude dieser Rechteckspannung nach Maßgabe der gewünschten Wechselspannung für den Motor verstellbar ist Die Schnittpunkte der Dreieckspannung mit der Rechteckspannung mit Ausgangsgrundfrequenz ergeben die Umschaltpunkte für den Wechselrichter. Diese bekannte Steuerschaltung hat jedoch den Nachteil, daß zum Sicherstellen eines konstanten Drehmoments des Synchronmotors unabhängig von seiner jeweiligen Drehzahl die Amplitude der Rechteckspannung mit Ausgangsgrundfrequenz, die in dem Trägerfrequenzgenerator der Dreieckspannung überlagert wird, laufend mit der Ausgangsgrundfrequenz und damit auch der gewünschten Drehzahl des Synchronmotors geändert werden muß. Dazu sind aber relativ aufwendige Schaltungen erforderlich.is an integer multiple of the basic output frequency and to be adjusted in each case by an integral multiple of the basic susgang frequency the desired integer multiple of the basic output frequency z. B. in accordance with of the analog control signal preselected square-wave auxiliary voltage of the counter is sent to a carrier frequency generator given, which generates a triangular voltage from the square-wave voltage, the amplitude of which however, it is constant. In the carrier frequency generator, this triangular voltage is used as a reference voltage serving square wave voltage superimposed with the output fundamental frequency, the amplitude of this The square-wave voltage is adjustable in accordance with the desired AC voltage for the motor The points of intersection of the triangular voltage with the square-wave voltage with the basic output frequency result in the Switching points for the inverter. However, this known control circuit has the disadvantage that for Ensuring a constant torque of the synchronous motor regardless of its respective Speed is the amplitude of the square-wave voltage with output fundamental frequency, which is in the carrier frequency generator the triangle voltage is superimposed, continuously with the basic output frequency and thus also the desired speed of the synchronous motor must be changed. However, these are relatively complex Circuits required.

Aus der »Siemens-Zeitschrift« 45 (1971), S. 154-161 sind ein prinzipiell gleicher Aufbau und auch eine entsprechende Arbeitsweise einer Steuerschaltung bekannt, bei der ebenfalls eine Dreieckspannung konstanter Amplitude und mit der Trägerfrequenz zur Oberlagerung einer sinusförmigen Referenzspannung mit der Ausgangsgrundfrequenz benutzt wird, um das Umschaltsignal für die Ventile des Wechselrichters zu erzeugen.From the "Siemens-Zeitschrift" 45 (1971), pp. 154-161, there is a basically identical structure and also one corresponding mode of operation of a control circuit is known in which a triangular voltage constant amplitude and with the carrier frequency to superimpose a sinusoidal reference voltage with the output base frequency is used to set the switchover signal for the inverter's valves produce.

Aufgabe der Erfindung ist es, eine Steuerschaltung der eingangs genannten Art so weiterzubilden, daß unter Beibehaltung eines konstanten Spannungs-Frequenz-Verhältnisses in möglichst einfacher Weise und bei geringem Schaltungsaufwand die Schaltpunkte für die Wechselrichterventile durch den Trägerfrequenzgenerator bestimmt werden.The object of the invention is to develop a control circuit of the type mentioned in such a way that while maintaining a constant voltage-frequency ratio in the simplest possible way and the switching points for the inverter valves by the carrier frequency generator with little circuit complexity to be determined.

Bei einer Steuerschaltung der eingangs genannten Art ist diese Aufgabe gemäß der Erfindung dadurch gelöst, daß die Rechteck-Hilfsspannung mit konstanter Amplitude einem Integrator zugeführt wird, an dessen Ausgang die symmetrische Dreieckspannung mit zur Trägerfrequenz umgekehrt proportionaler Amplitude abnehmbar ist und daß als Referenzspannung eine Gleichspannung dient die von der Wahlschaltung umgekehrt proportional zum ganzzahligen Vielfachen der Trägerfrequenz zur Ausgangsgrundfrequenz steuerbar istIn a control circuit of the type mentioned at the outset, this object is achieved according to the invention solved that the square-wave auxiliary voltage with constant Amplitude is fed to an integrator, at the output of which the symmetrical triangular voltage with for Carrier frequency inversely proportional amplitude is removable and that a reference voltage The direct voltage is used by the selection circuit in inverse proportion to the integer multiple the carrier frequency is controllable to the output base frequency

Bei der neuen Steuerschaltung wird mit Hilfe eines Integrators die die jeweilige Trägerfrequenz aufweisende Rechteck-Hilfsspannung in eine symmetrische Dreieckspannung umgeformt deren Amplitude sich jedoch umgekehrt proportional zur Frequenz der Dreieckspannung, also zur Trägerfrequenz ändert Zum Erzeugen des Umschaltsignals für den Wechselrichter wird diese Dreieckspannung mit einer als Referenzspannung dienenden Gleichspannung verglichen, wobei sich ein Umschaltsignal mit einer Periodendauer ergibt die jeweils durch das Unterschreiten der Gleichspannung durch die Dreieckspannung gegeben ist Steigt also bei einer entsprechenden Änderung des Steuersignals auch die Trägerfrequenz an, so verringert sich gleichzeitig die Amplitude der erzeugten Dreieckspannung, wodurch die Impulsdauer des Umschaltsignals entsprechend größer wird, d.h. die Impulspausen entsprechend kleiner werden und die Impulse des Umschaltsignals mit wachsender Frequenz näher zusammenrücken. Dadurch ergibt sich in sehr einfacher Weise eine Impulsbreitenmodulation und ein konstantes Spannungs-Frequenz-Verhältnis, wodurch ein konstantes Drehmoment eines von der Wechselspannung mit der Ausgangsgrundfrequenz gespeisten Motors unabhängig von der jeweiligen Ausgangsgrundfrequenz zu erreichen ist Wird bei der kontinuierlichen Steigerung der Ausgangsgrundfrequenz, also z. B. beim Hochlaufen eines Synchronmotors das Verhältnis zwischen Trägerfrequenz und Ausgangsgrundfrequenz jeweils bei Erreichen der maximal zulässigen Trägerfrequenz am oberen Ende eines Bereiches verringert so findet damit auch eine entsprechende stufenweise Vergrößerung der Amplitude der am Ausgang des Integrators erzeugten Dreieckspannung statt Um trotz dieser sprunghaften Erhöhung der Amplitude der Dreieckspannung nach wie vor das gleiche Spannungs-Frequenz-Verhältnis erzielen zu können, wird auch die als Referenzspannung abgegebene Gleichspannung entsprechend vergrößert Dieses geschieht in einfacher Weise dadurch, daß bei einem Wechsel der mit Hilfe der Wahlschaltung ausgewählten Trägerfrequenz auch die jeweils als feste Referenzspannung abgegebene Gleichspannung entsprechend geändert wird. Bei der neuen Steuerschaltung arbeitet der Trägerfrequenzgenerator also so, daß er bei wachsender Ausgangsgrundfrequenz jeweils eine Dreieckspannung erzeugt deren Frequenz innerhalb sines durch das jeweilige Verhältnis von Trägerfrequenz zu Ausgangsgrundfrequenz bestimmten Bereichs mit der Trägerfrequenz ansteigt wobei sich gleichzeitig ihre Amplitude vermindert Findet beim Erreichen der jeweiligen Bereichsgrenze ein Wechsel der von der Wahlschaltung ausgewählten Trägerfrequenz statt, wodurch also ein kleineres Verhältnis von Trägerfrequenz zu Ausgangsgrundfrequenz vorgewählt ist, so findet eine sprungartige Vergrößerung der Amplitude der Dreieckspannung bei entsprechend verminderter Trägerfrequenz statt die dann wieder innerhalb des neuen Bereichs mit wachsender Trägerfrequenz sich vermindert Gleichzeitig mit dem sprunghaften Anstieg der Amplitude der Dreieckspannung am Ausgang des Integrators wird aber auch durch den vorgenommenen Wechsel der Trägerfrequenz die die ReferenzspannungIn the new control circuit, with the help of an integrator, the carrier frequency is determined Square-wave auxiliary voltage is transformed into a symmetrical triangular voltage, the amplitude of which is changed however, inversely proportional to the frequency of the triangular voltage, i.e. changes to the carrier frequency This triangular voltage is used as a reference voltage to generate the switchover signal for the inverter Serving DC voltage compared, resulting in a switching signal with a period which is given by the triangular voltage falling below the DC voltage Increases that is, when the control signal changes accordingly, the carrier frequency also decreases at the same time the amplitude of the triangular voltage generated, thereby increasing the pulse duration of the switching signal becomes correspondingly larger, i.e. the pulse pauses become correspondingly smaller and the pulses of the switching signal closer with increasing frequency move closer together. This results in a pulse width modulation and a constant one in a very simple manner Voltage-frequency ratio, creating a constant Torque of a motor fed by the alternating voltage with the output fundamental frequency independent from the respective output base frequency can be reached with the continuous increase the output base frequency, so z. B. when starting up of a synchronous motor, the ratio between the carrier frequency and the output base frequency Reaching the maximum permissible carrier frequency at the upper end of a range is thus reduced also a corresponding step-wise increase in the amplitude of the generated at the output of the integrator Triangular voltage instead of Um despite this sudden increase in the amplitude of the triangular voltage as before to be able to achieve the same voltage-frequency ratio is also used as the reference voltage output DC voltage is increased accordingly. This is done in a simple manner in that at a change of the carrier frequency selected with the help of the selection circuit, also the respective fixed ones Reference voltage output DC voltage is changed accordingly. With the new control circuit the carrier frequency generator works in such a way that when the output fundamental frequency increases, it generates one Triangular voltage generates its frequency within sines through the respective ratio of carrier frequency to the output base frequency certain range with the carrier frequency increases while at the same time their amplitude reduced Finds a change from the when the respective range limit is reached Selector circuit selected carrier frequency instead, thus resulting in a smaller ratio of carrier frequency is preselected to the basic output frequency, there is a sudden increase in the amplitude the triangle voltage at a correspondingly reduced carrier frequency instead of the then again within the new range with increasing carrier frequency decreases Simultaneously with the sudden increase the amplitude of the triangular voltage at the output of the integrator is also made by the Change the carrier frequency to the reference voltage

so angebende Gleichspannung entsprechend vergrößert so daß sowohl die Impulsbreitenmodulation als auch das konstante Spannungs-Frequenz-Verhältnis in der richtigen Weise automatisch beibehalten werden.
In den Unteransprüchen sind als Ausgestaltung der Erfindung logische Schaltungen angegeben, mit Hilfe derer die neue Steuerschaltung besonders einfach und hinsichtlich ihrer Betriebsweise zuverlässig aufzubauen ist.DC voltage indicated in this way is increased accordingly so that both the pulse width modulation and the constant voltage-frequency ratio are automatically maintained in the correct manner.
In the subclaims, logic circuits are specified as an embodiment of the invention, with the aid of which the new control circuit can be set up particularly simply and reliably with regard to its mode of operation.

Schließlich wird eine bevorzugte Anwendung des mit der neuen Steuerschaltung versehenen Wechselrichters in Verbindung mit einem Synchronmotor angegeben, wobei die Drehzahl des Synchronmotors in bekannter Weise von der Ausgangsgrundfrequenz und das ausnutzbare Drehmoment vom Verhältnis der Amplitude der Wechselspannung zur Ausgangsgrundfrequenz bestimmt sind. Gerade in Verbindung mit dieser bevorzugten Anwendung ist die erfindungsgemäße Steuerschaltung besonders vorteilhaft, da infolge desFinally, a preferred application of the inverter provided with the new control circuit becomes specified in connection with a synchronous motor, the speed of the synchronous motor in known Way of the output fundamental frequency and the usable torque of the ratio of the amplitude of the alternating voltage are determined at the basic output frequency. Especially in connection with this preferred application, the control circuit according to the invention is particularly advantageous because as a result of the

konstanten Spannungs-Frequenz-Verhältnisses auch bei einem Wechsel der Trägerfrequenz die Amplitude der Wechselspannung mit der Ausgangsgrundfrequenz konstant bleibt, so daß Drehmomentschwankungen des Synchronmotors im Augenblick eines Wechsels der Trägerfrequenz sicher unterbunden werden.constant voltage-frequency ratio a change in the carrier frequency, the amplitude of the alternating voltage with the output fundamental frequency remains constant, so that torque fluctuations of the synchronous motor at the moment of changing the Carrier frequency can be safely prevented.

Ein Ausführungsbeispiel der Erfindung wird anhand der Zeichnung erläutert Im einzelnen zeigtAn embodiment of the invention is explained with reference to the drawing

F i g. 1 ein Blockschaltbild einer bevorzugten Ausführungsform der Erfindung,F i g. 1 is a block diagram of a preferred embodiment of the invention,

F i g. 2 schematisch die Schaltung des in F i g. 1 gezeigten Frequenzteilers,F i g. 2 schematically shows the circuit of the circuit shown in FIG. 1 frequency divider shown,

F i g. 3 schematisch die Schaltung des in F i g. 1 gezeigten Ringzählers,F i g. 3 schematically shows the circuit of the circuit shown in FIG. 1 shown ring counter,

F i g. 4 schematisch die Schaltung der in F i g. 1 gezeigten Flip-Flop-Synchronisierschaltung,F i g. 4 schematically shows the circuit of the circuit shown in FIG. 1 flip-flop synchronization circuit shown,

F i g. 5 schematisch die Schaltung der in F i g. 1 gezeigten Wahlschaltung,F i g. 5 schematically shows the circuit of the circuit shown in FIG. 1 selector circuit shown,

F i g. 6 schematisch die Schaltung des in F i g. 1 gezeigten Trägerfrequenzgenerators,F i g. 6 schematically shows the circuit of the circuit shown in FIG. 1 shown carrier frequency generator,

F i g. 7 schematisch die Schaltung der in F i g. 1 gezeigten logischen Modulatorschaltung,F i g. 7 schematically shows the circuit of the circuit shown in FIG. 1 logic modulator circuit shown,

Fig.8, 9, 10 und 11 eine Reihe von die Erfindung erläuternden Impuls- und Signalformen undFigures 8, 9, 10 and 11 illustrate a series of the invention explanatory pulse and signal forms and

Fig. 12 eine Darstellung der Ausgangs-Grundfrequenz in Abhängigkeit des Steuersignals, die die Arbeitsweise der erfindungsgemäßen Steuerschaltung erläutert12 shows a representation of the output fundamental frequency as a function of the control signal, which the operation of the control circuit according to the invention explained

In F i g. 1 ist eine Umrichterschaltung 15 mit einer bevorzugten Ausführungsform einer erfindungsgemäßen Wechselrichtersteuerung dargestellt, die von einer Wechselstromquelle 16 über einen Gleichrichter 17 gespeist über einen Wechselrichter 18 auf eine Last 19 arbeitet, die als Wechselstrommotor dargestellt ist Die Wechselstromquelle 16 kann eine herkömmliche, z. B. mit 460 V und 60 Hz arbeitende Spannungsquelle sein. Die gesamte Umrichterschaltung 15 umfaßt die Steuerung für den Wechselrichter 18, die eine Geschwindigkeitssteuerung in Form eines Potentiometers 21 umfaßt die ein der gewünschten Motordrehzahl entsprechendes Signal an einen Steuersignalgeber 22 gibt, der eine linear mit der Zeit ansteigende Spannung erzeugtIn Fig. 1 shows a converter circuit 15 with a preferred embodiment of an inverter control according to the invention, which operates from an alternating current source 16 via a rectifier 17 fed via an inverter 18 to a load 19 which is shown as an alternating current motor. B. be operating voltage source with 460 V and 60 Hz. The entire converter circuit 15 includes the control for the inverter 18, which includes a speed control in the form of a potentiometer 21 which gives a signal corresponding to the desired motor speed to a control signal generator 22 which generates a voltage which increases linearly with time

Das Steuersignal gelangt auf einer Leitung 23 an einen Spannungsfrequenzwandler 24, der diese Eingangsspannung in ein impulsförmiges Ausgangssignal veränderlicher Frequenz umwandelt Die Frequenz des Ausgangssignals ist direkt und linear der Eingangsspannung, d. h. dem Steuersignal, proportional. Das Ausgangssignal des Wandlers 24 wird über eine Leitung 25 an einen Frequenzteiler 26 gegeben. Allgemein kann der Wandler 24 und der Frequenzteiler 26 zusammen als ein Verhältnisgenerator aufgefaßt werden, der mehrere Ausgangssignale auf Leitungen 28 abgibt, die Frequenzen mit einem ganzzahligen Frequenzverhältnis zur Ausgangsgrundfrequenz des Wechselrichters 18 haben, die die Drehzahl des Motors 19 bestimmt Der Frequenzteiler 26 gibt außerdem auf einer Leitung 29 ein Ausgangssignal niedriger Frequenz ab, in diesem Fall ein Signal 6F, d.h. ein Signal der sechsfachen Ausgangsgrundfrequenz, an einen Ringzähler 30 ab. Dieser Ringzähler 30 ist im Falle eines Dreiphasenmotors 19 als ein sechs Zählschritte umfassender Ringzähler ausgebildet, um damit ein sechs Schritte aufweisendes Durchschaltschema für die Thyristoren zu erzeugen, wie es für eine dreiphasige Ausgangsspannung des Wechselrichters 18 für den Motor 19 erforderlich ist Ein die sechs Schritte umfassendes Ausgangssignal erscheint auf Leitungen 31. Dei Ringzähler 30 gibt außerdem auf einer Leitung 32 eir Ausgangssignal an eine Flip-Flop-Synchronisierschal tung 33 mit der Ausgangsgrundfrequenz F ab. Dies« Synchronisierschaltung 33 gibt auf einer Leitung 34 eir Ausgangssignal ab, das an eine Wahlschaltung 36 gegeben wird und die gleiche Ausgangsgrundfrequenz / hat, um die Zeitpunkte für eine Änderung zwischen der einzelnen Frequenzverhältnissen zu synchronisierenThe control signal arrives on a line 23 to a voltage-frequency converter 24, which converts this input voltage into a pulse-shaped output signal of variable frequency. The frequency of the output signal is directly and linearly proportional to the input voltage, ie the control signal. The output signal of the converter 24 is given to a frequency divider 26 via a line 25. In general, the converter 24 and the frequency divider 26 can be understood together as a ratio generator, which emits several output signals on lines 28, which have frequencies with an integer frequency ratio to the output base frequency of the inverter 18 , which determines the speed of the motor 19. The frequency divider 26 also gives up a line 29 from an output signal of low frequency, in this case a signal 6F, ie a signal of six times the output base frequency, to a ring counter 30 from. In the case of a three-phase motor 19 , this ring counter 30 is designed as a ring counter comprising six counting steps, in order to generate a six-step switching scheme for the thyristors, as is required for a three-phase output voltage of the inverter 18 for the motor 19 The output signal appears on lines 31. The ring counter 30 also emits an output signal on a line 32 to a flip-flop synchronization circuit 33 with the fundamental output frequency F. This synchronization circuit 33 emits an output signal on a line 34, which is given to a selection circuit 36 and has the same basic output frequency in order to synchronize the times for a change between the individual frequency ratios

ίο wie dieses später beschrieben wird. Ein Trägerfrequenzgenerator 38 erzeugt und formt ein Trägersignal auf dei Ausgangsleitung 39 und erhält ein Eingangssignal aul der Leitung 37 von der Wahlschaltung 36. Dit Wahlschaltung wählt den Bereich der Trägerfrequenz aus, der sich innerhalb oberer und unterer Grenzen füi eine optimale Arbeitsweise der Umrichterschaltung Ii befindet Die größte von der Wahlschaltung bestimmte Trägerfrequenz entspricht der minimal zulässiger Impulsbreite. Diese wird bestimmt von der Abschaltzeil der in dem Wechselrichter 18 benutzten Thyristoren, die etwa gleich der Deonisationszeit von Gasthyratrons ist Die kleinste von der Wahlschaitung 36 durchgeiassent Trägerfrequenz wird durch eine geeignete Arbeitsweise des Motors 19 bestimmt, so daß noch eine geeignete Filterung unter Glättung durch die Reaktanzen des Motors erreicht wird.ίο as this is described later. A carrier frequency generator and forms a carrier signal on dei output line 39 and receives an input signal 38 aul line 37 of the selection circuit 36. Dit selection circuit selects the range of the carrier frequency from which Fuei within upper and lower limits an optimum operation of the inverter Ii is the The largest carrier frequency determined by the selection circuit corresponds to the minimum permissible pulse width. This is determined by the cut-off line of the thyristors used in the inverter 18 , which is approximately equal to the deonization time of gasthyratrones Reactances of the engine is achieved.

Eine logische Modulatorschaltung 41 wird mit dem entsprechend geformten Trägersignal über die Leitung 39 versorgt und erhält außerdem als Gmndsignal das sechs Schritte aufweisende Ausgangssignal für den Betrieb eines Dreiphasenmotors von den Ausgangsleitungen 31 des Ringzählers 30. Die logische Modulator schaltung 41 erzeugt geeignete Schaltsignale für die Thyristoren, die über Ausgangsleitungen 42 zur geeigneten Steuerung der Thyristoren im Wechselrichter 18 zu geeigneten Zeitpunkten gegeben werden, so daß eine entsprechend impulsbreitenmodulierte Aus gangsspannung des Wechselrichters an den Motor 19 gegeben wird.A logical modulator circuit 41 is supplied with the correspondingly shaped carrier signal over line 39 and also receives as Gmndsignal circuit the six steps containing output signal for the operation of a three-phase motor from the output lines 31 of the ring counter 30. The logical modulator 41 generates appropriate control signals for the thyristors, which are given via output lines 42 for suitable control of the thyristors in the inverter 18 at suitable times, so that a correspondingly pulse-width-modulated output voltage of the inverter is given to the motor 19.

Die F i g. 2 bis 7 zeigen eine bevorzugte Ausführungsform für die Gestaltung der einzelnen Komponenten des Blockschaltbildes nach Fig. 1. In Fig.2 ist eine Schaltung für den Frequenzteiler 26 dargestellt Der Frequenzteiler 26 hat eine Eingangsleitung 25, die über Pufferverstärker 46 mit einer ersten und einer zweiten Reihe von Flip-Flop-Schaltungen 48 und 49 verbunden ist Die erste Reihe der Flip-Flops 48 untersetzt die Eingangsfrequenz mit einem Verhältnis von jeweils 1 :2 in einer Schrittfolge. Dem Eingang 25 wird dabei eineThe F i g. 2 to 7 show a preferred embodiment for the design of the individual components of the block diagram of Fig. 1. In Figure 2, a circuit for the frequency divider 26 is illustrated The frequency divider 26 has an input line 25, the first with a through buffer amplifier 46 and a second Row of flip-flop circuits 48 and 49 is connected. The first row of flip-flops 48 reduces the input frequency with a ratio of 1: 2 each in a step sequence. The input 25 is thereby a

so von dem Spannungs-Frequenz-Wandler 24 kommende Taktfrequenz zugeführt Diese kann Taktimpulse enthalten, die von den NAND-Gliedern und ihren Eingangsdioden 47 durchgelassen werden. Bei dem hier gezeigten Ausführungsbeispiel beträgt die Taktfre quenz 288 F, wobei F die Ausgangsgrundfrequenz des Wechselrichters 18 ist Entsprechend wird in der ersten Reihe 48 der Flip-Flops mit Hilfe des ersten Flip-Flops 50 dieser Reihe die ihm zugeführte Frequenz von 288/ auf eine Ausgangsfrequenz von 144Fherabgesetzt Das nächste Flip-Flop 51 hat eine Ausgangsfrequenz von 72F. Das darauffolgende Flip-Flop 52 hat eine Ausgangsfrequenz von 36Fund das letzte Flip-Flop 53 dieser Reihe eine Ausgangsfrequenz von 18F. Diese Ausgangssignale sind in F i g. 8 als Impulszüge 50*, 51*, 52a und 53a dargestellt Der Impulszug 24a der F i g. 8A zeigt das Ausgangssignal des Spannungs-Frequenz-Wandlers 24. Der zweiten Reihe 49 von Flip-Flops wird wiederum die Taktfrequenz von 288Fzugeführt, jedoch The clock frequency coming from the voltage-frequency converter 24 is supplied. In the embodiment shown here, the clock frequency is 288 F, where F is the basic output frequency of the inverter 18 Output frequency reduced from 144F The next flip-flop 51 has an output frequency of 72F. The subsequent flip-flop 52 has an output frequency of 36F and the last flip-flop 53 in this series has an output frequency of 18F. These output signals are shown in FIG. 8 shown as pulse trains 50 *, 51 *, 52a and 53a. The pulse train 24a of FIG. 8A shows the output signal of the voltage-frequency converter 24. The second row 49 of flip-flops is again fed the clock frequency of 288F, however

setzen das erste und das zweite Flip-Flop 54 und 55 dieser zweiten Reihe die Taktfrequenz mit einem Verhältnis von 1 :3 herab, so daß am Ausgang des Flip-Flops 55 eine Frequenz von 96F ansteht. Von dort ab setzen die übrigen Flip-Flops 56, 57, 58, 59 und 60 dieser zweiten Reihe 49 der Flip-Flops die zugeführte Frequenz ebenfalls mit einem Verhältnis von 1 :2 herab und haben damit Ausgangsfrequenzen von 48F, 2AF, \2F, 6Fund ZF. Diese Ausgangssignale sind durch die Impulszüge 55 A bis 60Λ der Fig. 8 dargestellt. Dieser ι ο Frequenzuntersetzer 26 bildet zusammen mit dem Taktfrequenzgenerator, der durch den Spannungs-Frequenz-Wandler 24 gegeben ist, einen Verhältnisgenerator, der auf den Ausgangsleitungen 28 mehrere Ausgangssignale erzeugt, deren Frequenzen jeweils ein ganzzahliges Verhältnis zu der Ausgangsgrundfrequenz F haben. Eine Frequenz von 36F erscheint auf der Ausgangsleitung 61, eine Frequenz von 24F erscheint auf der Ausgangsleitung 62, eine Frequenz von MF erscheint auf der Ausgangsleitung 63, eine Frequenz von 12F erscheint auf der Ausgangsleitung 64 und eine Frequenz von 6F erscheint auf der Ausgangsleitung 65. Diese Ausgangsleitungen 61 bis 65 bilden zusammen die Ausgangsleitungen 28, wie sie in F i g. 1 gezeigt sind, die mit der Wahlschaltung 36 verbunden sind, die später anhand der F i g. 5 erläutert wird. Das Ausgangssignal mit einer Frequenz von 6F des Flip-Flops 59 gelangt über eine Ausgangsleitung 29 auf den in F i g. 1 gezeigten Ringzähler 30.the first and the second flip-flop 54 and 55 of this second row reduce the clock frequency with a ratio of 1: 3, so that a frequency of 96F is present at the output of the flip-flop 55. From there on, the remaining flip-flops 56, 57, 58, 59 and 60 of this second row 49 of flip-flops also reduce the supplied frequency with a ratio of 1: 2 and thus have output frequencies of 48F, 2AF, \ 2F, 6Fund ZF. These output signals are represented by the pulse trains 55 A to 60Λ of Fig. 8. This ι ο frequency divider 26, together with the clock frequency generator, which is given by the voltage-frequency converter 24, a ratio generator that generates several output signals on the output lines 28, the frequencies of which each have an integer ratio to the output base frequency F. A frequency of 36F appears on output line 61, a frequency of 24F appears on output line 62, a frequency of MF appears on output line 63, a frequency of 12F appears on output line 64, and a frequency of 6F appears on output line 65. These output lines 61 to 65 together form the output lines 28, as shown in FIG. 1, which are connected to the selection circuit 36, which will be described later with reference to FIGS. 5 will be explained. The output signal with a frequency of 6F of the flip-flop 59 arrives via an output line 29 on the in FIG. 1 ring counter 30 shown.

In Fig.3 ist schematisch der Ringzähler 30 dargestellt, der drei Flip-Flops 68,69 und 70 benutzt, die in einer herkömmlichen Weise zur Bildung eines Ringzählers zusammengeschaltet sind und schrittweise nacheinander Impulse auf Ausgangsleitungen 31 erzeugen, die zu der logischen Modulatorschaltung 41 geführt sind. Es handelt sich dabei um einen typischen Ringzähler, bei dem die Impulse auf den Ausgangsleitungen 31 um 120° gegeneinander (bezogen auf die Ausgangsgrundfrequenz F) phasenverschoben sind. Entsprechend erscheint auf jeder der Ausgangslei tungen 31 ein Ausgangsimpuls für jede Folge von sechs Perioden der Frequenz 6F, die dem Eingang 29 zugeführt wird, so daß auf der Ausgangsleitung 32 eine Frequenz 1F an die in den F i g. 1 und 4 dargestellte Flip-Flop-Synchronisierschaltung 33 gelangt Werden die Ausgangssignale des Ringzählers auf den Ausgangsleitungen 31 zusammen mit dem Frequenzsignal 3Fdes Flip-Flop 60 kombiniert, so ergibt sich ein Ausgangssignal von der logischen Modulatorschaltung 41, das an den Wechselrichter 18 gegeben wird.In Figure 3, the ring counter 30 is shown schematically, which uses three flip-flops 68, 69 and 70 which are interconnected in a conventional manner to form a ring counter and generate pulses one after the other on output lines 31 which are led to the logic modulator circuit 41 are. This is a typical ring counter in which the pulses on the output lines 31 are phase-shifted by 120 ° with respect to one another (based on the basic output frequency F). Correspondingly, an output pulse appears on each of the output lines 31 for each sequence of six periods of the frequency 6F, which is fed to the input 29, so that a frequency 1F on the output line 32 corresponds to that shown in FIGS. If the output signals of the ring counter on the output lines 31 are combined with the frequency signal 3F of the flip-flop 60 , the result is an output signal from the logic modulator circuit 41, which is sent to the inverter 18.

In Fig.6 ist schematisch eine bevorzugte Ausführungsform des Trägerfrequenzgenerators 38 dargestellt Der Trägerfrequenzgenerator 38 ist eine aus einem Operationsverstärker aufgebaute Integratorschaltung mit einem Rückkopplungszweig, so daß das Ausgangssignal am Anfang und Ende einer jeden Periode auf Null zurückgeht und auch wieder bei Null beginnt Das Eingangssignal an den TrXgerfrequenzgenerator 38 gelangt fiber die Leitung 37 fiber einen Puff erverstirker 74 und einen Transistor 75 in Emitterschaltung auf einen Operationsverstärker 76, der einen Rückkopplungskondensator 77 aufweist, so daß er als Integrator wirkt Das Eingangssignal an den Integrator 76 ist ein symmetrisches Rechtecksignal, wie dieses als Impulszug 7SA in Fig.9A gezeigt ist, und das Ausgangssignal des Integrators 76 ist eine symmetrische Dreieckspannung, wie sie durch den Impulszug 76Λ in F i g. 9B dargestellt ist In Figure 6, a preferred embodiment of the carrier frequency generator is shown schematically 38 The carrier frequency generator 38 is composed of an operational amplifier integrator circuit with a feedback branch, so that the output signal at the beginning and end of each period returns to zero and again at zero, the input signal starts at the carrier frequency generator 38 arrives via line 37 via a buffer amplifier 74 and a transistor 75 in emitter circuit to an operational amplifier 76 which has a feedback capacitor 77 so that it acts as an integrator Pulse train 7SA is shown in Fig. 9A, and the output of integrator 76 is a symmetrical triangular voltage as represented by pulse train 76Λ in Fig. 9. 9B is shown

Die Amplitude der Dreieckspannung ist eine Funktion der Frequenz und kann sich daher entsprechend ändern, da sie linear von dem symmetrischen Rechtecksignal abhängt, das integriert wird. Hat daher z. B. das Rechtecksignal eine Frequenz /und die Ausgangsamplitude des Integrators beträgt eine Einheit, so ergibt sich bei einer Frequenz von f/2 eine Ausgangsamplitude von 2 Einheiten. Dieses folgt aus der konstanten Integrationsgeschwindigkeit oder konstanten Neigung und wird durch den Impulszug 76Λ der F i g. 1OF und durch den Übergang auf den Impulszug 765 dargestellt, bei dem die Frequenz halbiert, die Amplitude jedoch verdoppelt ist.The amplitude of the triangular voltage is a function of the frequency and can therefore change accordingly, since it is linearly dependent on the symmetrical square-wave signal that is integrated. Has therefore z. For example, if the square-wave signal has a frequency / and the output amplitude of the integrator is one unit, then at a frequency of f / 2 there is an output amplitude of 2 units. This follows from the constant integration speed or constant inclination and is shown by the pulse train 76Λ in FIG. 10F and represented by the transition to pulse train 765 , in which the frequency is halved, but the amplitude is doubled.

Ein mit dem Ausgang des Integrators 76 verbundener Operationsverstärker 78 wirkt als Vergleicher und vergleicht die Dreieckspannung mit einem auf einem Leiter 80 vorgegebenen Bezugspegel. Dieser Bezugspegel ist durch die gerade Linie 8OA in F i g. 9B gezeigt. Ist der Bezugspegel größer als die Spitzenamplitude der Dreieckspannung, so gelangt ein Ausgangssignal auf die Ausgangsleitung 39. Dieses entspricht einem Impulszug 81, wie er in F i g. 9C gezeigt ist Da die Amplitude und Frequenz der Dreieckspannung sich invers zueinander ändern, wird durch einfaches Vergleichen der Dreieckspannung mit einer festen Bezugsspannung eine Pulsbreitenmodulation der Ausgangsspannung und eine Steuerung im Sinne eines konstanten Spannungs-Frequenz-Verhältnisses erreicht, wodurch ein Betrieb mit konstantem Drehmoment des Motors 19 möglich ist Bei einem bestimmten Trägerfrequenzverhältnis, wird mit dem Vergrößern der Stellung des die Geschwindigkeit bestimmenden Potentiometers 21 auch die Frequenz der Dreieckspannung des Integrators 76 vergrößert, wie dieses in Fig.9B gezeigt ist, und dieses setzt die Amplitude der Dreieckspannung herab. Beim Vergleich dieser Dreieckspannung mit dem festen Bezugssignal 80i4 in dem Vergleicher 78 wird das pulsierende Ausgangssignal des Impulszuges 81 breiter, wodurch die Lücken zwischen den Impulsen in dem endgültigen Ausgangssignal des Wechselrichters 18 enger werden, wie dieses in F i g. 9M gezeigt ist Dieses vergrößert die tatsächliche Spannung, wenn die Frequenz für eine geeignete Betriebsweise des Motors vergrößert wird, d.h. erzielt ein konstantes Spannungs-Frequenz-Verhältnis. An operational amplifier 78 connected to the output of the integrator 76 acts as a comparator and compares the triangular voltage with a reference level specified on a conductor 80. This reference level is indicated by straight line 80A in FIG. 9B shown. If the reference level is greater than the peak amplitude of the triangular voltage, an output signal is sent to the output line 39. This corresponds to a pulse train 81 as shown in FIG. 9C Since the amplitude and frequency of the triangular voltage change inversely to one another, simply comparing the triangular voltage with a fixed reference voltage achieves a pulse width modulation of the output voltage and a control in the sense of a constant voltage-frequency ratio, whereby an operation with constant torque of the Motor 19 is possible. At a certain carrier frequency ratio, increasing the position of the speed-determining potentiometer 21 also increases the frequency of the triangular voltage of the integrator 76 , as shown in FIG. 9B, and this decreases the amplitude of the triangular voltage. When comparing this triangular voltage with the fixed reference signal 80i4 in the comparator 78 , the pulsating output of the pulse train 81 becomes wider, thereby narrowing the gaps between the pulses in the final output of the inverter 18, as shown in FIG. 9M, this increases the actual voltage as the frequency is increased for proper operation of the motor, ie, achieves a constant voltage to frequency ratio.

Das Trägerfrequenzverhältnis wird, wie weiter unten beschrieben, stufenweise geändert, und um bei dieser Änderung eine gleichzeitige Spannungsänderung zu vermeiden, muß der Bezugspegel ebenfalls entsprechend geändert werden. Dieser stellt das gleiche Spannungs-Frequenz-Verhältnis bei der gleichen Ausgangsgrundfrequenz Faber bei einem unterschiedlichen Trägerfrequenzverhältnis sicher. Eingangsleitungen 82, 83, 84 und 85 fuhren über Transistoren 86, die in Emitterschaltung geschaltet sind, auf individuelle, änderbare oder ausgewählte Festwertwiderstände 88, 89,90 und 91. Die Eingangsleitungen 82 bis 85 kommen von den Ausgängen der Wahlschaltung 36, die in F i g. 5 naher dargestellt ist und später erläutert wird. Jede dieser Eingangsleitungen 82 bis 85 führen ein Signal, das von dem jeweils ausgewählten Trägerfrequenzverhältnis abhängt, so daß entsprechend einer oder mehrere der Einstellwiderstinde 88 bis 91 sich in dem mit der Bezugsspannungsleitung 80 verbundenen Schaltkreis befinden. Die folgende Tabelle zeigt die Abhängigkeit zwischen den verschiedenen unterschiedlichen Frequenzen der gesamten Umrichterschaltung 15 als Beispiel einer speziellen Betriebsart ^ The carrier frequency ratio is changed in steps, as described below, and in order to avoid a simultaneous change in voltage during this change, the reference level must also be changed accordingly. This ensures the same voltage-frequency ratio at the same Faber output fundamental frequency with a different carrier frequency ratio. Input lines 82, 83, 84 and 85 lead via transistors 86, which are connected in common emitter, to individual, changeable or selected fixed-value resistors 88, 89, 90 and 91. The input lines 82 to 85 come from the outputs of the selection circuit 36, which is shown in F i g. 5 is shown in more detail and will be explained later. Each of these input lines 82 to 85 carry a signal which depends on the selected carrier frequency ratio, so that one or more of the setting resistors 88 to 91 are located in the circuit connected to the reference voltage line 80. The following table shows the relationship between the various different frequencies of the entire converter circuit 15 as an example of a special operating mode ^

II. TabelleTabel 99 TaktTact
288 F 288 F. 22 16-22 16- 412412 1010 4 Pol-Motor-4 pole motor
GeschwinSpeed
digkeitage f"f "
ff 2 8802,880 300 U/min300 rpm J
I J
I. Start aus dem StillstandStart from a standstill 5 7605 760 Ausgangs-Initial
Grund-Reason-
Frequenz F Frequency F TrägerfrequenzCarrier frequency
gleichgerichtetrectified TrägerfrequenzCarrier frequency
nicht gleichgerichtetnot rectified 600 U/min600 rpm 1. Wechselpunkt1st turning point V₂VV ₂ V 5 7605 760 10 Hz10 Hz 36F= 360 Hz36F = 360 Hz 18F= 180Hz18F = 180Hz 600 U/min600 rpm IVIV 1152011520 20Hz20Hz 36 F = 720 Hz36 F = 720 Hz 18F= 360 Hz18F = 360 Hz 1200 U/min1200 rpm 2. Wechselpunkt2nd turning point 1152011520 20Hz20Hz 24F= 480 Hz24F = 480 Hz 12F= 240Hz12F = 240Hz 1200 U/min1200 rpm ff 2V2V 15 84015 840 40Hz40Hz 24F= 960 Hz24F = 960 Hz 12 F= 480 Hz12 F = 480 Hz 1650 U/min1650 rpm ff 3. Wechselpunkt3rd turning point 15 84015 840 40Hz40Hz 18F= 720 Hz18F = 720 Hz 9 F = 360 Hz9 F = 360 Hz 1650 U/min1650 rpm 2,75 V2.75V 23 04023 040 55Hz55Hz 18F= 990 Hz18F = 990 Hz 9 F = 495 Hz9 F = 495 Hz 2400 U/min2400 rpm 4. Wechselpunkt4th turning point 23 04023 040 55Hz55Hz 12 F = 660 Hz12 F = 660 Hz 6 F = 330 Hz6 F = 330 Hz 2400 U/min2400 rpm 4V4V 4608046080 80Hz80Hz 12 F =960 Hz12 F = 960 Hz 6F= 480Hz6F = 480Hz 4800 U/min4800 rpm SpitzengeschwindigkeitTop speed 80Hz80Hz 6 F = 480 Hz6 F = 480 Hz 3 F = 240 Hz3 F = 240 Hz 8V8V 160Hz160Hz 6 F = 960 Hz6 F = 960 Hz 3 F = 480 Hz3 F = 480 Hz

Aus dieser Tabelle ist der vierten und fünften Spalte zu entnehmen, daß eine Ausgangsgrundfrequenz F von 80 Hz mit einer Trägerfrequenz entweder von 12Foder von 6F zu erzielen ist Jedoch beträgt die Amplitude einer Dreieckspannung mit einer Frequenz 6F den doppelten Wert als die einer Dreieckspannung mit einer Frequenz 12F, so daß daher die mit der Dreieckspannung verglichene Bezugsspannung bei der Frequenz 12Fauf die Hälfte vermindert werden muß, verglichen mit der Bezugsspannung, die bei einer Frequenz von 6F benutzt wird, um das gleiche Spannungs-Frequenz-Verhältnis zu erzielen. Es ist darauf hinzuweisen, daß ein kleiner Unterschied hinsichtlich des Oberwellen- und Grundwellenbestandteiles sich zwischen den zwei sich ergebenden Ausgangsspannungen ergibt und ein leichtes Nachtrimmen der Einstellwiderstände zur Feineinstellung des Bezugspegels jegliche Änderung des Spannungs-Frequenz-Verhältnisses unterbindet, wenn eine solche Umschaltung vorgenommen wird. Der Vergleicher 78 vergleicht den Wert der Einstellwiderstände 88 bis 91 mit dem Wert eines Widerstandes 92 unabhängig davon, welche der Einstellwiderstände gerade in dem Schaltkreis eingeschaltet sind. Beispielsweise kann der Widerstand 92 einen Wert von einer Widerstandseinheit haben, die Einstellwiderstände 88, 89 und 90 können einen Widerstandswert von sechs Einheiten und der Einstellwiderstand 91 kann einen Wert von drei Widerstandseinheiten haben. Dann wird, abhängig davon, ob einer, zwei, drei oder alle vier Einstellwiderstände 88 bis 91 in den Schaltkreis geschaltet sind, der Wert des Widerstandes 92 progressiv mit kleineren und immer kleiner werdenden Widerstandswerten verglichen, wodurch die Bezugsspannung 8OA mit steigender Modulationsfrequenz sich ebenfalls schrittweise vergrößert.The fourth and fifth columns of this table show that an output fundamental frequency F of 80 Hz can be achieved with a carrier frequency of either 12F or 6F. However, the amplitude is a triangular voltage with a frequency 6F twice the value than that of a triangular voltage with a Frequency 12F, so therefore the reference voltage compared to the triangle voltage at the frequency 12F must be reduced by half with the reference voltage used at a frequency of 6F to achieve the same voltage to frequency ratio. It should be noted that a little difference in harmonic and fundamental component each other between the two themselves resulting output voltages and a slight trimming of the resistors for fine adjustment of the reference level any change in the Voltage-frequency ratio prevents when such a switch is made. Of the Comparator 78 compares the value of the setting resistors 88 to 91 with the value of a resistor 92 regardless of which of the setting resistors are currently switched on in the circuit. For example, the resistor 92 can have a value of one Resistance unit, the setting resistors 88, 89 and 90 can have a resistance value of six Units and the setting resistor 91 can have a value of three resistance units. Then it will be, depending on whether one, two, three or all four setting resistors 88 to 91 in the circuit are connected, the value of the resistor 92 progressively smaller and smaller Resistance values compared, whereby the reference voltage 8OA with increasing modulation frequency also gradually enlarged.

In Fig.5 ist schematisch die Schaltung einer bevorzugten Ausführungsform der Wahlschaltung 36 gezeigt, die als Detektor für das Trägerfrequenzverhält- eo nis oder aber als Bereichswahlschalter aufgefaßt werden kann. Die obere und untere Grenze für jedes Trägerfrequenzverhältnis wird durch das Schaltverhalten des Wechselrichters und durch die Oberwellenverluste des Motors bestimmt Die obere Grenze für das Frequenzverhältnis ist durch die höchste sichere Schaltgeschwindigkeit und die Ausgangsgrundfrequenz des Wechselrichters 18 selbst innerhalb eines gegebenen Bereichs begrenzt Ein der Ausgangsgrundfrequenz direkt proportionales Steuersignal wird auf die Leitung 23 gegeben. Es wird über Trennwiderstände 95 an Operationsverstärker 96,97,98 und 99 gegeben, die mit Hilfe der Einstellungen von Potentiometern P\,P2, P3 und P 4 auf bestimmte Einstell werte vorgespannt sind. Anstelle der Potentiometer können auch feste Spannungsteiler benutzt werden. Das Potentiometer Pl kann auf den niedrigsten Wert eingestellt werden, z. B. auf ein Volt wie es in der zweiten Spalte der Tabelle gezeigt ist und die Potentiometer Pl, P3 und PA können auf zwei, 2,75 und 4 Volt eingestellt werden. Dieses stellt ein Steuer- oder Kommandosignal dar und damit eine Art eines logischen Eingangssignals über die Wahlschaltung, das der Ausgangsgrundfrequenz zugeordnet ist so daß das jeweilige Trägerfrequenzverhältnis so gewählt wird, daß die Trägerfrequenz sich immer innerhalb der oberen und unteren, durch die minimalen Schaltzeiten der Wechselrichter-Ventile bei zwei aufeinanderfolgenden Vielfachen der Ausgangsgrundfrequenz gegebenen Grenzen des Verhältnisbereiches befindet Jeder der Operationsverstärker 96 bis 99 wirkt als Vergleicher, der das Eingangssignal mit dem voreingestellten Spannungssignal vergleicht Übersteigt z. B. das Eingangssteuersignal die Ein-Volt-Vorspannung des Potentiometers P1, so gibt der Vergleicher 96 ein Ausgangssignal ab. In ähnlicher Weise geben die Vergleicher 97,98 und 99 jeweils Signale ab, wenn das Eingangssignal die Spannungsschwellen von 2,2,75 und 4 Volt überschreiten. Jedes dieser Ausgangssignale gelangt über ein als Pufferverstärker und Inverter wirkendes NAND-Glied, wie z. B. der Verstärker 100 und wird über eine Synchronisierschaltung 102 für den Trägerfrequenzbereich an eine das jeweilige Verhältnis festlegende Verknüpfungsschaltung 103 gegeben. Diese Verknüpfungsschaltung 103 verhindert ein Überspringen oder Auslassen von Frequenzverhältnissen, d. h. die Frequenzverhältnisse müssen sowohl in ansteigender als auch abfallender Richtung in ihrer jeweiligen Folge aufeinanderfolgen. Mit Hilfe von Rückkopplungswiderständen 104 wird eine Hysterese der Operationsverstärker 96 bis 99 erzielt, die ein Schwingen um einen Schaltpunkt für die Trägerfrequenz verhindern.In FIG. 5, the circuit of a preferred embodiment of the selection circuit 36 is shown schematically, which can be regarded as a detector for the carrier frequency ratio or as a range selection switch. The upper and lower limit for each carrier frequency ratio is determined by the switching behavior of the inverter and by the harmonic losses of the motor.The upper limit for the frequency ratio is limited by the highest safe switching speed and the output fundamental frequency of the inverter 18 itself within a given range, which is directly proportional to the output fundamental frequency Control signal is given on line 23. It is given via isolating resistors 95 to operational amplifiers 96, 97, 98 and 99, which are biased to certain setting values with the help of the settings of potentiometers P \, P2, P3 and P 4. Fixed voltage dividers can also be used instead of the potentiometer. The potentiometer P1 can be set to the lowest value, e.g. B. to one volt as shown in the second column of the table and the potentiometers P1, P3 and PA can be set to two, 2.75 and 4 volts. This represents a control or command signal and thus a type of logic input signal via the selection circuit, which is assigned to the basic output frequency so that the respective carrier frequency ratio is selected so that the carrier frequency is always within the upper and lower, due to the minimum switching times of the inverter Valves are located at two successive multiples of the basic output frequency given limits of the ratio range. If, for example, the input control signal is the one-volt bias voltage of the potentiometer P 1, the comparator 96 emits an output signal. Similarly, the comparators 97, 98 and 99 emit signals when the input signal exceeds the voltage thresholds of 2.2, 75 and 4 volts. Each of these output signals passes through a NAND gate acting as a buffer amplifier and inverter, such as. B. the amplifier 100 and is given via a synchronization circuit 102 for the carrier frequency range to a logic circuit 103 defining the respective ratio. This logic circuit 103 prevents the frequency ratios from being skipped or omitted, that is to say the frequency ratios must follow one another in their respective sequence in both the rising and falling directions. With the aid of feedback resistors 104, a hysteresis of the operational amplifiers 96 to 99 is achieved, which prevents oscillation around a switching point for the carrier frequency.

Die Synchronisierschaltung 102 und die Verknüpfungsschaltung 103 bestehen aus einer Gruppe von NAND-Gliedern. Die Synchronisierschaltung 102 um-The synchronization circuit 102 and the logic circuit 103 consist of a group of NAND members. The synchronization circuit 102 converts

faßt NAND-Glieder 105 bis 112, wobei die NAND-Glieder 105 und 106 in Reihe dem Ausgang des Vergleichers 96 nachgeschaltet sind. Eine Reihe von Verknüpfungsgliedern 113 bis 120 sind in der Verknüpfungsschaltung 103 vorgesehen. Außerdem ist eine Reihe von fünf NAND-Gliedern 121 bis 125 in Form einer durch Lötverbindung über die Ausgangsleitung 126 hergestellten ODER-Schaltung verbunden, wobei ein Inverterverstärker 127 das Ausgangssignal der Ausgangsleitung 126 invertiert Eine Synchronisations- oder Sperrleitung 34 erhält ein Eingangssignal von der Flip-Flop-Synchronisierschaltung 33, vgl. Fig. 1, und führt dieses als Eingangssignal zu dem zweiten NAND-Glied jedes der vier die Synchronisierschaltung 102 bildenden Synchronisierschaltkreise. Die Leitungen 61 bis 65 bilden fünf weitere Eingangsleitungen, die Eingangssignale von dem Verhältnisgenerator oder Frequenzteiler 26 heranführen. Auf diesen Eingangsleitungen 61 bis 65 stehen Frequenzen von 36F, 24F, XiF, 12Fund 6Fan.holds NAND gates 105 to 112, the NAND gates 105 and 106 being connected in series to the output of the comparator 96. A number of logic elements 113 to 120 are provided in the logic circuit 103. In addition, a series of five NAND gates 121 to 125 are connected in the form of an OR circuit made by soldering via the output line 126, an inverter amplifier 127 inverting the output signal of the output line 126. A synchronization or blocking line 34 receives an input signal from the flip Flop synchronization circuit 33, see FIG. 1, and feeds this as an input signal to the second NAND element of each of the four synchronization circuits forming the synchronization circuit 102. The lines 61 to 65 form five further input lines which carry input signals from the ratio generator or frequency divider 26. Frequencies of 36F, 24 F, XiF, 12F and 6Fan are on these input lines 61 to 65.

Wird der Motor aus dem Stillstand heraus gestartet, wie dieses in der Tabelle gezeigt ist, so befindet sich das Trägerfrequenzverhältnis auf seinem höchsten Wert, d.h. das größte Verhältnis von Trägerfrequenz zur Ausgangsgrundfrequenz tritt auf. Beim ersten Wechselpunkt gibt der Vergleicher 96 ein Signal ab, das über den Pufferverstärker 100 und die NAND-Glieder 105 und 106 auf das NAND-Glied 114 gelangt. Die NAND-Glieder 113 und 114 sind zur Bildung eines Flip-Flops über Kreuz geschaltet und im Ruhezustand erhält die Eingangsleitung 131 des NAND-Gliedes 121 ein logisches 1-Signal. Bei einem Motorbetrieb mit niedriger Geschwindigkeit unterhalb des ersten Wechselpunktes steuert dieses höchste Frequenzverhältnis von 36F. Dieses Frequenzsignal 36F gelangt über die Eingangsleitung 61 auf den zweiten Eingang des NAND-Gliedes 121. Entsprechend wird das Ausgangssignal des NAND-Gliedes 121 zwischen logischem 1- und logischem 0-Signal entsprechend dem logischen 0- und logischen 1-Zustand auf der Eingangsleitung 61 gesteuert Vor Erreichen des ersten Wechselpunktes treten die folgenden logischen Bedingungen auf: der Vergleicher % weist eine logische 0-, der Pufferverstärker 100 eine logische 1-, die Gatterschaltungen 105,1061 und 113 weisen ein logisches 1-Ausgangssignal und die Gatterschaltung 114 ein logisches 0-Ausgangssignal auf. Wenn die Steuerspannung U steigt und am ersten Umschaltpunkt der Vergleicher auf 1 umschaltet, wird der Pufferverstärker 100 auf ein logisches 0-Ausgangssignal umgeschaltet Wird angenommen, daß die Sperrieitung 34, deren Funktion später erläutert wird, auf einen logischen 1-Zustand umschaltet, tritt folgendes auf: die Gatterschaltung 105 wird auf dem logischen 1-Zustand bleiben, die Gatterschaltung 106 wird an beiden Eingängen logisches 1-Signal erhalten, so daß ihr Ausgangssignal in den 0-Zustand umschaltet Das logische 0-SignaL das an das Verknüpfungsglied 114 gelangt, zwingt dessen Ausgangssignal auf logisches 1-SignaL Tritt dieses auf, so schaltet die Gatterschaltung 113 auf logisches 0-SignaL da beide ihrer Eingänge logisches 1-Signal erhalten. Diese Umschaltung kann nur auftreten, wenn die Synchronisations- oder Sperrleitung 34 logisches 1-Signal führt Steigt das Steuersignal 23 an, arbeiten auch die Vergleicher 97 bis 99 entsprechend und schalten ihre zugeordneten Gatterschaltungen bei Gegenwart eines logischen 1-Signals auf der Synchronisationsleitung 34 durch. Die Trägerfrequenzverhältnisse werden sich daher in der nachstehenden Folge ändern: 36Fnach 24Fnach 18Fnach 12FIf the motor is started from a standstill, as shown in the table, the carrier frequency ratio is at its highest value, ie the highest ratio of carrier frequency to output base frequency occurs. At the first changeover point, the comparator 96 emits a signal which reaches the NAND element 114 via the buffer amplifier 100 and the NAND elements 105 and 106. The NAND elements 113 and 114 are cross-connected to form a flip-flop and in the idle state the input line 131 of the NAND element 121 receives a logic 1 signal. When the engine is operating at low speed below the first changeover point, this controls the highest frequency ratio of 36F. This frequency signal 36F arrives at the second input of the NAND element 121 via the input line 61 controlled Before the first changeover point is reached, the following logical conditions occur: the comparator% has a logical 0-, the buffer amplifier 100 has a logical 1, the gate circuits 105, 106 and 113 have a logical 1 output signal and the gate circuit 114 has a logical 0 Output signal on. When the control voltage U rises and the comparator switches to 1 at the first switching point, the buffer amplifier 100 is switched to a logic 0 output signal.If it is assumed that the blocking line 34, the function of which will be explained later, switches to a logic 1 state, the following occurs on: the gate circuit 105 will remain in the logic 1 state, the gate circuit 106 will receive a logic 1 signal at both inputs so that its output signal switches to the 0 state its output signal to a logic 1 signal If this occurs, the gate circuit 113 switches to a logic 0 signal, since both of its inputs receive a logic 1 signal. This switchover can only occur when the synchronization or blocking line 34 carries a logic 1 signal. The carrier frequency ratios will therefore change in the following sequence: 36F to 24F to 18F to 12F und nach 6F, wobei diese Funktionsweise reversibel ist, d.h. von 6Fnach 12Fusw. Die Gatterschaltungen 121 bis 125 stellen sicher, daß die Folge der Verhältniswechsel sowohl vorwärts als auch rückwärts immer in derand to 6F, this mode of operation being reversible, ie from 6F to 12F, etc. The gate circuits 121 to 125 ensure that the sequence of the ratio changes both forwards and backwards always in the vorstehend genannten Folge gehalten wird. Ein Überspringen oder Auslassen von Frequenzverhältnissen wird durch die Gatterschaltungen 121 bis 125 nicht zugelassen. Es ist außerdem festzustellen, daß eine Wechselfolge in der folgenden Weise zugelassen wird;above-mentioned sequence is held. The gate circuits 121 to 125 do not skip or omit frequency ratios authorized. It should also be noted that alternation is allowed in the following manner;

ίο nämlich von 36Fauf 24Fund dann zurück wieder auf 36F, jedoch kann ein solcher Wechsel nur bei Anwesenheit eines logischen 1-Signals auf der Synchronisationsleitung 34 vorgenommen werden. Die Synchronisierung des Wechsels zwischen ganzίο namely from 36F to 24F and then back up again 36F, however, such a change can only be made when a logical 1 signal is present on the synchronization line 34. The synchronization of the switch between the whole zahligen Trägerfrequenzverhältnissen ist der Schlüssel für eine Änderung der Trägerfrequenzverhältnisse ohne eine ungünstige Beeinflussung des Arbeitsverhaltens des Motors und möglicher Wechselrichterbeschädigungen. Dieses wird durch Synchronisierung eines Verhält-numerous carrier frequency ratios is key for changing the carrier frequency ratios without adversely affecting the working behavior of the motor and possible damage to the inverter. This is achieved by synchronizing a ratio niswechsels auf den Zeitpunkt vorgenommen, zu dem der Integrator 76 und auch alle Flip-Flops des Frequenzteilers 26 ihren 0-Zustand haben. Diese Arbeitsweise wird durch die in den F i g. 1 und 4 gezeigte Flip-Flop-Synchronisierschaltung 33 erreicht.change to the point in time at which the integrator 76 and all of the flip-flops of the Frequency divider 26 have their 0 state. This mode of operation is illustrated in FIGS. 1 and 4 Flip-flop synchronization circuit 33 shown is achieved.

Auf einer Leitung 32 gelangt ein Eingangssignal an die Flip-Flop-Synchronisierschaltung 33 und erreicht über einen Pufferverstärker 134 auf einem monostabilen Multivibrator 135. Dieser Multivibrator hat zwei Ausgänge, die über Pufferverstärker 136 und 137An input signal reaches the flip-flop synchronization circuit 33 on a line 32 and reaches over a buffer amplifier 134 on a monostable multivibrator 135. This multivibrator has two Outputs through buffer amplifiers 136 and 137 geführt sind Der Ausgang des Pufferverstärkers 137 gelangt über eine Leistungs-Gatterschaltung 138 auf die Synchronisations- oder Sperrleitung 34. Das Ausgangssignal auf dieser Synchronisationsleitung 34 können Impulse sehr kurzer Dauer sein, z. B. solche von einerThe output of the buffer amplifier 137 reaches the synchronization or blocking line 34 via a power gate circuit 138. The output signal on this synchronization line 34 can Impulses be of very short duration, e.g. B. those of a Mikrosekunde, die einmal pro Periode der Ausgangsgrundfrequenz F auftreten. Diese kann daher als Sperrleitung zur Steuerung der in Fig.5 gezeigten Wahlschaltung 102 für das Trägerfrequenzverhältnis aufgefaßt werden. Die Flip-Flop-SynchronisierschalMicroseconds that occur once per period of the fundamental output frequency F. This can therefore be used as a Blocking line for controlling the selection circuit 102 shown in FIG. 5 for the carrier frequency ratio be understood. The flip-flop synchronizing scarf tung 33 hat außerdem einen weiteren Ausgang über den Pufferverstärker 139 zu einer Ausgangsleitung 140, die eine Synchronisierleitung für die Rip-Flop-Rücksetzung ist Negative Impulse kurzer Dauer, z. B. von einer Mikrosekunde Dauer, erscheinen auf dieser Leitung 140device 33 also has another output via the Buffer amplifier 139 to an output line 140 which is a synchronization line for the rip-flop reset is short duration negative impulses, e.g. Of a microsecond duration, appear on this line 140 mit der Frequenz F der Ausgangsgrundfrequenz. Die Flip-Flops des Frequenzteilers 26 können sich nicht in der gleichen Betriebsstellung befinden, wenn die Schaltung das erste Mal eingeschaltet wird. Die Flip-Flop-Synchronisierschaltung 33 erzeugt am Endewith the frequency F of the basic output frequency. The flip-flops of the frequency divider 26 can not be in are in the same operating position when the circuit is switched on for the first time. the Flip-flop sync circuit 33 generates at the end

so einer Periode der Ausgangsgrundfrequenz F einen Synchronisierimpuls auf der Leitung 140, der an alle Rücksetzleitungen der Flip-Flops des Frequenzteilers 26 gelangt und damit die Flip-Flops 50 bis 60 in die jeweils gleiche Stellung bringt Diese Funktion wirdso a period of the output fundamental frequency F a synchronizing pulse on the line 140, which is sent to all Reset lines of the flip-flops of the frequency divider 26 and thus the flip-flops 50 to 60 in the brings the same position in each case. This function is jedoch nur einmal bei der Einschaltung der Umrichterschaltung 15 benötigt, jedoch ist es vorteilhaft, daß dieses Signal bei jeder Periode der Ausgangsgrundfrequenz erscheint, falls z. B. durch eine Störung eines der Flip-Flops außer Schritt fällt Als Folge dieserhowever only required once when the converter circuit 15 is switched on, but it is advantageous that this signal appears at every period of the output fundamental frequency, if z. B. by a fault in one of the As a result of this, flip flops falls out of step Funktionsweise wird ein Schaltzustand definiert, der folgendes gemeinsam hat: Er ist Nullpunkt für die Trägerfrequenz und gleichzeitig für den Wechselrichter 18, der keinerlei Schaltung der Thyristoren vornimmt Von Wichtigkeit ist dabei die Tatsache, daß der MotorFunctionality is defined as a switching state that has the following in common: It is the zero point for the carrier frequency and at the same time for the inverter 18, which does not switch the thyristors in any way. What is important here is the fact that the motor 19 nur eine kleine oder keine Störung im Laststrom infolge einer Umschaltung des Trägerfrequenzverhältnisses bei einer vorgegebenen Ausgangsgrundfrequenz erfährt19 only a small or no disturbance in the load current as a result of a switchover of the carrier frequency ratio at a given output fundamental frequency learns

Soll eine Umschaltung von einem Trägerfrequenzverhältnis auf ein anderes vorgenommen werden, so kann dieses nur bei Beginn einer Periode der Ausgangsgrundfrequenz auftreten, wenn die Synchronisations- oder Sperrleitung 34 ein Schalten der VerknOpfungslogik des Schaltkreises 102 erlaubt Die Zeit, während der eine tatsächliche Umschaltung des Trägerfrequenzverhältnisses stattfinden kann, beträgt bei der Umrichterschaltung zwischen 1 bis 3 Mikrosekunden. Dieses liegt etwa zwei Größenordnungen höher als die Zeit, in der der Wechselrichter 18 eine Leistungsumschaltung eines Thyristors beenden kann. Soweit es den Wechselrichter oder den Motor betrifft, bleiben diese in dem gleichen Schaltzustand sowohl vor, während als auch nach einem TrägerfrequenzverhältniswechseL Wird ein Verhältniswechsel vorgenommen, bleibt eine Störung des Motors für alle praktischen Anwendungen klein, solange das Spannungs-Frequenz-Verhältnis konstant bleibt, selbst wenn der Oberwellengehalt der Ausgangsspannung sich ändertIf a switch to be made from a carrier frequency ratio to another, this can only be at the beginning of a period of the output fundamental frequency occur if the synchronization or inhibit line 34, switching of the VerknOpfungslogik of the circuit 102 allows the time during which take place an actual changeover of the carrier frequency ratio can take between 1 and 3 microseconds for the converter circuit. This is about two orders of magnitude higher than the time in which the inverter 18 can terminate a power switch of a thyristor. As far as the inverter or the motor is concerned, they remain in the same switching state both before, during and after a change in the carrier frequency ratio. even if the harmonic content of the output voltage changes

Die Synchronisierschaltung 102 für die Trägerfrequenzbereiche arbeitet in der folgenden Weise. Im Ruhezustand liegt auf der Sperrleitung 34 ein O-Ausgangssignal, und, da dieses als Eingangssignal an das NAND-Glied 106 gelangt, hat dieses NAND-Glied im Ruhezustand ein 1-Ausgangssignal. Dieses bewirkt das vorstehend erwähnte O-Ausgangssignal am NAND-Glied 114 und das 1-Ausgangssignal am NAND-Glied 113. Während der Motor mit seiner niedrigsten Geschwindigkeit arbeitet und dabei das höchste Frequenzverhältnis von 36F auftritt liegt am Ausgang des Vergleichers 96 vor Erreichen des ersten Wechselpunktes O-Signal. Der Pufferverstärker 100 invertiert dieses Signal in ein logisches 1-Eingangssignal für das NAND-Glied 105. Der im Ruhezustand auftretende O-Signalzustand auf der Sperrleitung 34 hält das Ausgangssignal von diesem auf 1-Signal. Der O-Zustand auf der Sperrleitung hält auch das Ausgangssignal des NAND-Gliedes 106 auf 1-Signal und das Ausgangssignal des NAND-Gliedes 114 auf 0-Signal, da sich das Ausgangssignal des NAND-Gliedes 113 in seinem 1-Zustand befindet Erscheint nun ein Sperrimpuls auf der Sperrleitung 34, wurde jedoch noch kein Signal zum Wechseln empfangen, so treten die folgenden Zustandsänderungen auf. An beiden Eingängen des NAND-Gliedes 105 erscheinen jetzt 1-Signale, so daß dessen Ausgangssignal 0-Signal annimmt Dieses hält den Ausgang des NAND-Gliedes 106 auf logischem 1-Signal, selbst wenn der andere Eingang des NAND-Gliedes 106 infolge des Impulses auf der Sperrleitung 34 inzwischen 1-Signal erhält Damit tritt keine Zustandsänderung der Ausgangssignale des NAND-Gliedes 106 noch der Flip-Flops 113 bis 114 auf.The carrier frequency band synchronization circuit 102 operates in the following manner. In the idle state, there is a 0 output signal on the blocking line 34, and since this reaches the NAND element 106 as an input signal, this NAND element has a 1 output signal in the idle state. This causes the aforementioned 0 output signal at the NAND gate 114 and the 1 output signal at the NAND gate 113. While the motor is operating at its lowest speed and the highest frequency ratio of 36F occurs, the output of the comparator 96 is before the first is reached Change point O signal. The buffer amplifier 100 inverts this signal into a logic 1 input signal for the NAND element 105. The 0 signal state occurring in the idle state on the blocking line 34 keeps the output signal from this at a 1 signal. The 0 state on the blocking line also keeps the output signal of the NAND gate 106 at a 1 signal and the output signal of the NAND gate 114 at a 0 signal, since the output signal of the NAND gate 113 is in its 1 state a blocking pulse on the blocking line 34, but if no signal to change has been received, the following changes of state occur. 1 signals now appear at both inputs of the NAND element 105 , so that its output signal assumes a 0 signal. This holds the output of the NAND element 106 at a logical 1 signal, even if the other input of the NAND element 106 is due to the pulse on the barrier line 34 now receives a 1 signal thus there occurs no change in state of the output signals of the NAND gate still on the flip-flops 113-1 14,106.

Wird jedoch von dem Vergleicher 96 ein Wechselsignal am Ausgang abgegeben, so wechselt das Ausgangssignal von 0- auf 1-Signal. Das Ausgangssignal des Pufferverstärkers 100 ändert sich vom 1- auf den O-Zustand, jedoch hält dieses allein den Ausgang des NAND-Gliedes 105 immer noch auf 1-Signal Erscheint jedoch jetzt ein Impuls auf der Sperrleitung 34, so bewirkt dieses ein 1-Signal auch am zweiten Eingang des NAND-Gliedes 106, so daß sich dessen Ausgangssignal auf 0-Signal ändert Dieses bewirkt eine Änderung des Ausgangssignals des NAND-Gliedes 114 vom logischen 0- zum logischen 1-Signal, wodurch das NAND-Glied 113 auf O-Ausgangssignal umgeschaltet wird. Infolge der Überkreuzschaltung des Flip-Flops hält dieses O-EinEanessienal am NAND-Glied 114 dessen Ausgangssignal auf 1-Signal. Entsprechend bleibt danach das Ausgangssignal des NAND-Gliedes auf 0-Signal, so lange, wie das die Geschwindigkeit bestimmende Potentiometer eine höhere Geschwindigkeit erfordert als von dem ersten Wechselpunkt angegeben wird. Nach dem Passieren des ersten Sperrimpulses führt die Sperrleitung 34 wieder logisches 0-Signal, wie dieses auch der Ausgang des Pufferverstärkers 100 führt, so daß das NAND-GliedHowever, if the comparator 96 emits an alternating signal at the output, the output signal changes from a 0 to a 1 signal. The output signal of the buffer amplifier 100 changes from the 1 to the 0 state, but this only keeps the output of the NAND element 105 at a 1 signal. If, however, a pulse now appears on the blocking line 34, this causes a 1 signal also at the second input of the NAND gate 106, so that its output is a 0 signal changes, this causes a change of the output signal of the NAND gate 1 14 from logical 0 to logical 1 signal, whereby the NAND gate 113 on O Output signal is switched. As a result of the cross-connection of the flip-flop, this O-EinEanessienal on the NAND gate 114 keeps its output signal at a 1-signal. Accordingly, the output signal of the NAND element then remains at a 0 signal as long as the potentiometer determining the speed requires a higher speed than is indicated by the first changeover point. After the first blocking pulse has been passed, the blocking line 34 again carries a logic 0 signal, as is the case with the output of the buffer amplifier 100 , so that the NAND gate

ίο 105 in seinem logischen 1-Zustand bleibt und die Flip-Flops 113 bis 114 in einem 0-Ausgangszustand des Flip-Flops 113 verriegelt sind. Eine ähnliche Signalfolge tritt für jedes weitere Paar von Verknüpfungsgliedern 115 bis 116, 117 bis 118 und 119 bis 120 an ihren entsprechenden Schaltpunkten auf.ίο 105 remains in its logical 1 state and the flip-flops 113 to 114 are locked in a 0 output state of the flip-flop 113. A similar signal sequence occurs for each further pair of logic elements 115 to 116, 117 to 118 and 119 to 120 at their respective switching points.

In F ι g. 5 gelangt außerdem ein Ausgangssignal des NAND-Gliedes 113 über einen Pufferverstärker 128 auf eine Leitung 82, die zu der in Fig.6 gezeigten, den Bezugspegel verändernden Schaltung führt Das Ausgangssignal des NAND-Gliedes tl5 gelangt über einen gleichen Pufferverstärker auf eine Leitung 83, und die Ausgangssignale der NAND-Glieder 117 und 119 gelangen über Pufterverstärker auf Leitungen 84 und 85. Wie festgestellt .vurde, ist das Ausgangssignal des NAND-Gliedes 113 im Ruhezustand 1-Signal und wechselt nur bei einem Frequenzverhältniswechsel auf 0-Signal. Der Eingang des Pufferverstärkers 128 befindet sich daher im Ruhezustand auf logischem 1-Signal und da dieser ebenfalls als NAND-Glied ausgebildet ist, ist sein Ausgangssignal 0-Signal. Beim ersten Wechselpunkt ändert sich daher das Signal auf der Leitung 82 auf logisches 1-Signal und bei jedem nachfolgenden Wechselpunkt der weiteren Leitungen 83,84 und 85 schalten diese nacheinander auf logisches 1-Signal. Wie vorstehend in Verbindung mit Fig.6 erläutert wurde, trennt dieses nacheinander aus dem Bezugspegelkreis die Widerstände 88, 89, 90 und 91 heraus. Dieses aufeinanderfolgende Fortschalten von Parallelwiderständen steigert progressiv den tatsächlichen Widerstand der Parallelschaltung und vergrößert damit den Bezugspegel schrittweise. Dieses bedeutet eine Änderung der relativen Amplitude zwischen dem Trägerfrequenzgenerator und dem Bezugspegel, wobei dieses durch eine Änderung des Bezugspegels erreicht wurde.In FIG. 5, an output signal of the NAND element 113 also reaches a line 82 via a buffer amplifier 128 , which leads to the circuit shown in FIG. and the output signals of the NAND elements 117 and 119 reach lines 84 and 85 via buffer amplifiers. As stated, the output signal of the NAND element 113 is 1-signal in the idle state and only changes to a 0-signal when the frequency ratio changes. The input of the buffer amplifier 128 is therefore in the idle state on a logic 1 signal and since this is also designed as a NAND element, its output signal is a 0 signal. At the first changeover point, the signal on line 82 therefore changes to a logic 1 signal and at each subsequent changeover point on the other lines 83, 84 and 85, these switch one after the other to a logic 1 signal. As explained above in connection with FIG. 6, this successively separates the resistors 88, 89, 90 and 91 from the reference level circuit. This successive switching of parallel resistances progressively increases the actual resistance of the parallel connection and thus increases the reference level step by step. This means a change in the relative amplitude between the carrier frequency generator and the reference level, this being achieved by changing the reference level.

In Fig.7 ist schematisch eine bevorzugte Ausführungsform der logischen Modulatorschaltung 41 gezeigt, die auf einer Leitung 39 von dem Trägerfrequenzgenerator 38 ein Eingangssignal erhält Ein NAND-Glied 144 invertiert dieses Eingangssignal, so daß dieses als N für einen negativen Wert des Ausgangszustandes des Vergleichers 78 bezeichnet wird. Ein weiteres NAND-Glied 145 invertiert erneut diesen logischen Zustand und gibt damit ein P oder positiven Ausgangszustand des Vergleichers 78 an. Dieses N-Ausgangssignal des NAND-Gliedes 144 ist als Impulsform 144A der Fig.9D entnehmbar, und das P-Ausgangssignal des NAND-Gliedes 145 ist das gleiche wie das JV-Signal, nur daß es invertiert ist, und wird durch den Impulszug 81 der F i g. 9C dargestellt Ein Ausgangssignal 3Fgelangt von dem Frequenzteiler 26 auf die Leitung 146 und ist als Impulszug 146Λ in F i g. 9E dargestellt Die Phase A der Wechselrichterausgangsspannung ist durch einen Impulszug 147 in Fig.9F dargestellt, während die Phase Bder Wechselrichterausgangsspannung durch einen Impulszug 148 in Fig.9G dargestellt ist Mit Hilfe der Booleschen Algebra kann gezeigt werden, daß die Spannung derIn Figure 7, a preferred embodiment of the logical modulator circuit 41 is schematically shown, from the carrier frequency generator 38 receives on a line 39 an input signal A NAND gate 144 inverts this input signal, so that this as N for a negative value of the output state of the comparator 78 referred to as. Another NAND element 145 again inverts this logic state and thus indicates a P or positive output state of the comparator 78 . This N output signal of the NAND gate 144 can be seen as pulse shape 144 A in FIG. 9D, and the P output signal of the NAND gate 145 is the same as the JV signal, except that it is inverted and is generated by the pulse train 81 of FIG. 9C, an output signal 3F arrives from the frequency divider 26 on the line 146 and is shown as a pulse train 146Λ in FIG. The phase A of the inverter output voltage is shown by a pulse train 147 in FIG. 9F, while the phase B of the inverter output voltage is shown by a pulse train 148 in FIG

Phase A, die über den Wechselrichter 18 an den Motor 19 gegeben werden soll, durch den AusdruckPhase A, which is to be given to the motor 19 via the inverter 18, by the expression

Φ_Λ - (/47p; - (A⁷ZF) ■ (N⁷ZF) Φ _Λ - (/ 47p; - (A ⁷ ZF) ■ (N ⁷ ZF)

dargestellt werden kann. Der Ausdruck A -P wird durch den Impulszug 149 der Fig.9H wiedergegeben. Der Ausdruck A-3F wird durch den Impulszug 150 der Fig. 91 und der Ausdruck N-3F wird durch den Impulszug 151 der Fig.9J dargestellt Die logische Modulatorschaltung 41 führt diese Bestimmungen der Booleschen Algebra durch Kombination der verschiedenen Wellenzüge durch z.B. NAND-Glieder durch. Zur Durchführung dieser logischen Funktion erhält eine erste Schaltung Eingangssignale von der Leitung 146, ein P-Signal und ein N-Signal als Eingangssignal und die der Phase A zugeordnete Ausgangsleitung 31 des Ringzählers 30 wird auf diese erste Schaltung 152 geführt, um diese für eine der Phase A zugeordnete Thyristorumschaltung anzusteuern. Für die Phase A ist dieses, wie durch den Impulszug 165 in F i g. 9K gezeigt eine Kombination aus den Impulszügen 149,150 und 151 der Fig.9H, 91 und 9J. Der in Fig.9L gezeigte Impulszug 166 für die Phase B wird in gleicher Weise mit einer zweiten Schaltung 155 erreicht wobei für die Phase B der folgende Ausdruck der Boole'schen Algebra benutzt wird:can be represented. The expression A -P is represented by the pulse train 1 49 of FIG. 9H. The expression A-3F is represented by the pulse train 150 of FIG. 91 and the expression N-3F is represented by the pulse train 151 of FIG. Limbs through. To carry out this logic function, a first circuit receives input signals from line 146, a P signal and an N signal as input signal, and the output line 31 of the ring counter 30 assigned to phase A is routed to this first circuit 152 in order to use it for one of the Activate thyristor switching assigned to phase A. For phase A , this is as indicated by pulse train 165 in FIG. 9K shows a combination of the pulse trains 149, 150 and 151 of FIGS. 9H, 91 and 9J. The pulse train 166 shown in FIG. 9L for phase B is achieved in the same way with a second circuit 155, the following expression of Boolean algebra being used for phase B:

Φ_Β = (Bl>) ■ (B⁷ZF) ■ (N⁷ZF). Φ _Β = (Bl>) ■ (B ⁷ ZF) ■ (N ⁷ ZF).

In ähnlicher Weise ist die Phase C durch den AusdruckSimilarly, phase C is through the expression

Φα = (C⁷P) ■ (C⁷ZF) ■ (N^F)Φα = (C ⁷ P) ■ (C ⁷ ZF) ■ (N ^ F)

gegeben, was durch eine dritte Schaltung 158 erreicht wird. Die Spannung von A nach B, das ist die Spannung zwischen den Anschlüssen des Motors 19, wird durch den Impulszug 167 in F i g. 9M angegeben, die durch die momentane Spannung zwischen den Impulszügen 165 und 166 gegeben ist. Die anderen Spannungen von B nach C und von C nach A sind ähnlich, jedoch um 120 und 240° gegenüber der Spannung von A nach B phasenverschoben.given, which is achieved by a third circuit 158. The voltage from A to B, that is the voltage between the terminals of the motor 19, is indicated by the pulse train 167 in FIG. 9M given, which is given by the instantaneous voltage between pulse trains 165 and 166. The other voltages from B to C and from C to A are similar, but are 120 and 240 degrees out of phase with the A to B voltage.

Fig. 1OA zeigt einen Impulszug 34/4 der sehr schmalen Impulse, die auf der Sperrleitung 34 auftreten, und Fig. 1OB zeigt einen Impulszug 140/4 der sehr schmalen Impulse, die auf der Synchronisierleitung 140 zum Rücksetzen der Flip-Flops auftreten. Fig. IOC zeigt einen Impulszug 168 der Trägerfrequenz 12Fdes Frequenzteilers 26, die Fig. IOD einen Impulszug 169 der Trägerfrequenz 6F, die Fig. 1OE zeigt den Übergang zu der Zeit, wenn ein Sperrimpuls im Impulszug 34/4 auftritt, zu dem sich die Trägerfrequenz 12Fzu einer Trägerfrequenz 6Fan einem Umschaltpunkt 171 des Impulszuges 170 ändert Dieses geschieht auf der Ausgangsleitung 37 der Wahlschaltung 36. Entsprechend zeigen die Impulszüge 76/4 und 765 in Fig. 1OF den Übergang im Ausgangssignal des Integrators 76 des Trägerfrequenzgenerators 38, der in F i g. 6 gezeigt ist. In der Tabelle bezieht sich die fünfte Spalte auf das Signal mit der Trägerfrequenz / im gleichgerichteten Zustand, während sich die sechste Spalte auf das Signal mit der Trägerfrequenz /oder das ganzzahlige Trägerfrequenzverhältnis bezieht, das nicht gleichgerichtet ist. An dieser Stelle ist darauf hinzuweisen, daß ein Vollweggleichrichter die Ausgangsfrequenz verdoppelt, d. h. mit einem bei 60 Hz arbeitenden Vollweggleichrichter wird eine Ausgangsfrequenz von 120 Hz erreicht. Da der Trägerfrequenzgenerator den Integrator 76 umfaßt, arbeitet er auch nur auf einer Seite der Spanntaigs-Nullinie und stellt damit ein gleichrichtendes System dar. Später findet mit dem die Thyristoren schaltenden oder die Durchschaltzeiten angebenden Signal für den Wechselrichter i8, das in der logischen Modulatorschaltung 41 erzeugt wird, eine Rückwandlung des gleichgerichteten Signals des Integrators 76 in den nicht gleichgerichteten Zustand statt Zu dieser Zeit wird die Trägerfrequenz in Hälften zerschnitten, wodurch sich die fünfte und sechste Spalte10A shows a pulse train 34/4 of the very narrow pulses appearing on the blocking line 34, and FIG. 10B shows a pulse train 140/4 of the very narrow pulses appearing on the synchronization line 140 to reset the flip-flops. Fig. IOC shows a pulse train 168 of the carrier frequency 12F of the frequency divider 26, Fig. IOD shows a pulse train 169 of the carrier frequency 6F, Fig. 10E shows the transition at the time when a blocking pulse occurs in the pulse train 34/4 at which the carrier frequency changes 12F changes to a carrier frequency 6F at a switching point 171 of the pulse train 170. This occurs on the output line 37 of the selection circuit 36. Accordingly, the pulse trains 76/4 and 765 in FIG. 10F show the transition in the output signal of the integrator 76 of the carrier frequency generator 38, which is shown in FIG . 6 is shown. In the table, the fifth column relates to the signal with the carrier frequency / in the rectified state, while the sixth column relates to the signal with the carrier frequency / or the integer carrier frequency ratio that is not rectified. At this point it should be pointed out that a full-wave rectifier doubles the output frequency, ie an output frequency of 120 Hz is achieved with a full-wave rectifier operating at 60 Hz. Since the carrier frequency generator includes the integrator 76, it also only works on one side of the span line and thus represents a rectifying system is generated, a reconversion of the rectified signal of the integrator 76 to the non-rectified state instead. At this time, the carrier frequency is cut in half, whereby the fifth and sixth columns

ίο der Tabelle ergebeaίο the table result a

F i g. 11A zeigt den Obergang der Trägerfrequenz an einem Wechselpunkt Die Kurve 173 ist eine Sinuswelle, obwohl eine Sinuswelle in dem gesamten Schaltkreis nicht auftritt vielmehr gibt diese die simulierte Sinuswelle an, die von dem impulsbreitenmodulierten Ausgangssignal, wie dem Impulszug 167 der F i g. 9M, der zwischen den Anschlüssen zu messenden Spannung erhalten wird. Dieses Signal hat eine Ausgangsgrundfrequenz von z. B. 80 Hz. Der Impulszug 174 in Fig. HB zeigt die gleiche Ausgangsgrundfrequenz von 80Hz. Die Impulse 175 in Fig.HA geben eine wirksame Trägerfrequenz von 12F oder aber von 6F nach der Rückwandlung des Signals an. Die Impulse 176 der F i g. 11B zeigen eine wirksame Trägerfrequenz von 6F oder 3F nach der Rückwandlung des Signals, nachdem ein Wechsel der Trägerfrequenz stattgefunden hat Obwohl weniger Trägerimpulse auftreten, ist die Ausgangsgrundfrequenz von 80 Hz die gleiche geblieben. Außerdem ist darauf hinzuweisen, daß das Spannungs-Frequenz-Verhältnis konstant ist. Die Taktfrequenzimpulse sind in den Fig. HA und HB bei 177 dargestellt Wie der Tabelle zu entnehmen ist liegt die Taktfrequenz in diesem Fall bei 23 040 Hz.
In Fig. 12 ist eine Kurve 180 dargestellt, die eine gerade Linie ist und die Abhängigkeit zwischen der Ausgangsgrunafrequenz F, aufgetragen auf der Ordinate, gegenüber dem prozentualen Wert des Steuersignals auf der Steuerleitung 23 zeigt der auf der Abszisse aufgetragen ist Die Darstellung zeigt den linearen Zusammenhang zwischen dem Steuersignal auf der Leitung 23 und der Ausgangsgrundfrequenz F. Die Fig. 12 zeigt außerdem eine weitere Kurve 181,die die Änderung der Trägerfrequenz / mit dem prozentualen Wert des Steuersignals angibt und außerdem zeigt daß diese Trägerfrequenz / innerhalb eines ziemlich engen Bandes von etwa 240 bis 500 Hz gehalten ist Diese Tatsache wird außerdem durch die sechste Spalte der Tabelle bestätigt Die einzige Ausnahme bedeutet der Start bei 10 Hz, bei dem relativ große Motorverluste fürF i g. 11A shows the transition of the carrier frequency at an alternating point. Curve 173 is a sine wave, although a sine wave does not appear in the entire circuit, rather it indicates the simulated sine wave derived from the pulse width modulated output signal, such as pulse train 167 of FIG. 9M obtained between the terminals to be measured. This signal has a fundamental output frequency of z. B. 80 Hz. The pulse train 174 in Fig. HB shows the same basic output frequency of 80 Hz. The pulses 175 in Fig.HA indicate an effective carrier frequency of 12F or 6F after the reconversion of the signal. The pulses 176 of FIG. 11B show an effective carrier frequency of 6F or 3F after the signal has been reconverted after a change in the carrier frequency has taken place. Although fewer carrier pulses occur, the fundamental output frequency of 80 Hz has remained the same. It should also be noted that the voltage-frequency ratio is constant. The clock frequency pulses are shown in FIGS. HA and HB at 177. As can be seen from the table, the clock frequency in this case is 23,040 Hz.
12 shows a curve 180 which is a straight line and shows the dependency between the output base frequency F, plotted on the ordinate, versus the percentage value of the control signal on the control line 23, which is plotted on the abscissa Relationship between the control signal on the line 23 and the output fundamental frequency F. FIG. 12 also shows a further curve 181 which indicates the change in the carrier frequency / with the percentage value of the control signal and also shows that this carrier frequency / is within a fairly narrow band of about 240 to 500 Hz. This fact is also confirmed by the sixth column of the table. The only exception is the start at 10 Hz, at which relatively large motor losses for

so eine kurze Zeit in Kauf genommen werden können, da der Motor in diesem Arbeitszustand gewöhnlich nur für sehr kurze Zeitintervalle gehalten wird. Soll der Motor dagegen bei 10 Hz für relativ lange Zeitdauer betrieben werden, kann ein höheres Trägerfrequenzverhältnis gewählt werden. Die Kurve 181 zeigt daß sich die Trägerfrequenzänderungen in immer engeren Bändern abspielen, wenn die Ausgangsgrundfrequenz F abnimmt Es ist darauf hinzuweisen, daß durch die Anwendung mehrerer Schritte in der Kurve 181 die Auswanderungen der Trägerfrequenz weiter vermindert werden können oder aber der Arbeitsbereich ausgedehnt werden kann. Die vorstehend beschriebene Erfindung zeigt eine Schaltung zur Erzeugung verschiedener Trägerfrequenzverhältnisse, von denen jedes einsuch a short time can be accepted, since the engine in this working condition is usually only for very short time intervals. On the other hand, if the motor is to be operated at 10 Hz for a relatively long period of time a higher carrier frequency ratio can be selected. The curve 181 shows that the Play carrier frequency changes in ever narrower bands as the output fundamental frequency F decreases It should be noted that by using several steps in curve 181, the Emigration of the carrier frequency can be further reduced or the working range can be expanded. The invention described above shows a circuit for generating various Carrier frequency ratios, each of which is a

fi ganzzahliges Vielfaches der Ausgangsgnindfrequenz ist, und wie diese Frequenzverhältnisse zu geeigneten Zeiten mit Hilfe der Wahlschaltung 36 ausgewählt werden können, um die Trägerfrequenz innerhalb eines fi is an integer multiple of the initial starting frequency, and how these frequency ratios can be selected at suitable times with the aid of the selection circuit 36 in order to set the carrier frequency within a

optimalen Arbeitsbereiches des Wechselrichters 18 zu halten. Außerdem ist eine Synchronisierschaltung für die Obergänge von Frequenzverhältnis zu Frequenzverhältnis vorgesehen, um die an dem Motor 19 gegebenen Störungen so klein wie möglich zu halten. Dieses ist besonders wichtig dann, wenn der Motor eine sehr empfindliche Last antreiben soll, z. B. eine Nylonfaser aus einem Extruder ausgezogen wird, wobei eine plötzliche Änderung der Arbeitsleistung des Motors die Faser reißen kann. Bei der Betrachtung der F i g. 1 kann festgestellt werden, daß es einen ersten und einen zweiten Signalpfad zwischen dem Steuersignal des die Geschwindigkeit bestimmenden Potentiometers 21 und dem Wechselrichter 18 gibt Der erste Signalpfad steuert die Ausgangsgrundfrequenz und führt über den Frequenzteiler 26 und den Ringzähler 30 zu der logischen Modulatorschaltung 41. Dieser Ringzähler ist erforderlich für ein Mehrphasensystem, um von einem Einphasensteuersignal zur Steuerung eines mehrphasigen Motors 19 zu gelangea Dabei kann der Ringzähler als ein Schema- oder Mustergenerator aufgefaßt werden, der ein Zünd- oder Durchschaltschema für die Thyristoren oder anderen Schalter des Wechselrichters 18 angibt Bei diesem bevorzugten Ausführungsbeispiel der Erfindung wird für einen Dreiphasenmotor ein Durchschaltschema für das Zünden oder Durchschalten von drei Phasen erzeugt, die gegeneinander um 120° phasenverschoben sind. Diese das Schaltschema erzeugende Einrichtung erzeugt die Ausgangsgrundfrequenz, mit der der Motor 19 arbeitetto keep optimal working range of the inverter 18. There is also a synchronization circuit for the transitions from frequency ratio to frequency ratio are provided to those given on the motor 19 To keep disturbances as small as possible. This is especially important when the engine is a very to drive sensitive load, e.g. B. a nylon fiber pulled out of an extruder, with a sudden change in the engine's output Fiber can tear. When considering the FIG. 1 it can be stated that there is a first and a second signal path between the control signal of the speed-determining potentiometer 21 and the inverter 18 gives the first signal path controls the output base frequency and leads via the Frequency divider 26 and the ring counter 30 to the logic modulator circuit 41. This ring counter is required for a multi-phase system in order to get from a single-phase control signal to control a multi-phase motor 19 can be understood as a scheme or pattern generator, which is an ignition or switching scheme for the Thyristors or other switches of the inverter 18 indicating in this preferred embodiment According to the invention, for a three-phase motor, a through-connection scheme for ignition or through-connection is provided generated by three phases which are phase shifted by 120 ° with respect to one another. This device generating the circuit diagram generates the fundamental output frequency, with which the motor 19 works

Der zweite in F i g. 1 gezeigte Signalpfad dient der Steuerung der Trägerfrequenz. Dieser zweite Signalpfad umfaßt den Frequenzteiler 26, die Wahlschaltung 36 und den Trägerfrequenzgenerator 38. Der Frequenzteiler 26 erzeugt eine vollständige Serie unterschiedlicher Frequenzen, von denen jede ein ganzzahliges Vielfaches der Ausgangsgrundfrequenz ist, da er diese unterschiedlichen Frequenzen durch Herunterteilung einer hohen Taktfrequenz erzeugt Die Wahlschaltung 36 schaltet zwischen Trägerfrequenzverhältnissen in Übereinstimmung mit dem vom Potentiometer 21 kommenden Steuersignal oder mit anderen Worten, in Übereinstimmung mit der Taktfrequenz des Wandlers 24. Diese zwei Signalpfade werden in der logischen Modulatorschaltung 41 kombiniert und steuern so dasThe second in Fig. 1 is used for the signal path Control of the carrier frequency. This second signal path comprises the frequency divider 26, the selection circuit 36 and the carrier frequency generator 38. The frequency divider 26 generates a complete series of different frequencies, each of which is an integer It is a multiple of the basic output frequency, as it is these different frequencies by dividing them down a high clock frequency generated The selector circuit 36 switches between carrier frequency ratios in Correspondence with the control signal coming from the potentiometer 21 or in other words, in Correspondence with the clock frequency of the converter 24. These two signal paths are in the logical Modulator circuit 41 combines and so control that Schalten der Thyristoren des Wechselrichters 18. Dabei findet ein Zusammenwirken zwischen der Träger- und der Ausgangsgrundfrequenz zur Steuerung des die Thyristoren schaltenden Signals statt In Verbindung mit F i g. 8 konnte festgestellt werden, daß das Ausgangssignal des Integrators 76 des Trägerfrequenzgenerators in einem Vergleicher 78 mit der Bezugsspannung 80 verglichen wird. Dadurch wird am Ausgang des Vergleichers eine veränderliche Impulsbreite hergeSwitching the thyristors of the inverter 18. This there is an interaction between the carrier and the output fundamental frequency to control the die Thyristors switching signal instead of In connection with F i g. 8 it was found that the output signal of the integrator 76 of the carrier frequency generator is compared with the reference voltage 80 in a comparator 78. As a result, at the output of the Comparator produces a variable pulse width stellt wie dieses in F i g. 9C dargestellt ist Wird dieses Signal zu der logischen Modulatorschaltung 41 gegeben, wird es dort erneut mit dem die Ausgangsgrundfrequenz angebenden Signal verglichen. Was daher prinzipiell gemacht wird, ist, daß ein Trägerfrequenz-represents like this in FIG. 9C is shown this Given the signal to the logic modulator circuit 41, it is again compared there with the signal indicating the output fundamental frequency. So what is made in principle, is that a carrier frequency und ein Ausgangsgrundfrequenzsignal miteinander verglichen wird und diese zusammen das die Thyristoren schaltende Signal steuern. An den Wechselpunkten findet mit der Änderung der unterschiedlichen Frequenzverhältnisse eine Änderung in dem Bezugssignaland an output fundamental frequency signal is compared with one another and these together control the signal which switches the thyristors. At the turning points finds a change in the reference signal with the change in the different frequency ratios auf der Leitung 80 statt, so daß eine relative Einstellung zu der Amplitude der Ausgangsgrund- und der Trägerfrequenzen stattfindet so daß die Grundkomponente des Ausgangssignals des Wechselrichters bei der Ausgangsgruiidfrequenz eine minimale Änderung auchon line 80 so that a relative adjustment to the amplitude of the output fundamental and the Carrier frequencies takes place so that the basic component of the output signal of the inverter at the Output base frequency a minimal change too im Zeitpunkt eines Trägerfrequenzwechsels zeigtshows at the time of a carrier frequency change

Die Synchronisierschaltungen bewirken eine Synchronisation zwischen dem Träger- und dem Ausgangsgrundsignal an einem neutralen Punkt oder im Zeitpunkt des Durchgangs durch die Nullinie derThe synchronization circuits cause synchronization between the carrier and the basic output signal at a neutral point or in the Time of passage through the zero line Signale. Bei dem bevorzugten Ausführungsbeispiel findet dieses zu dem Zeitpunkt statt, zu dem das Ausgangssignal des Integrators 76 auf Null zurückkehrt Zu diesem Zeitpunkt stehen außerdem auch alle Flip-Flops des Frequenzteilers 26 in ihrer Nullstellung.Signals. In the preferred embodiment this takes place at the point in time at which the output signal of the integrator 76 returns to zero At this point in time, all of the flip-flops of the frequency divider 26 are also in their zero position.

Es ist darauf hinzuweisen, daß der Gleichrichter 17 eine feste Eingangsspannung an den Wechselrichter 18 gibt und daß dieser ein impulsbreitenmodulierter Wechselrichter 18 ist der sich von einem mit einer veränderlichen Eingangsspannung beaufschlagtenIt should be noted that the rectifier 17 provides a fixed input voltage to the inverter 18 there and that this is a pulse-width modulated inverter 18 that differs from one with a variable input voltage applied

Wechselrichter unterscheidet, der die Änderung der Eingangsspannung zum Zweck einer Änderung dei Ausgangsspannung benutzt Die hier benutzte feste Eingangsspannung kann jedoch auch veränderlich gemacht werden, ohne daß die Vorteile des erfindungs-Inverter differentiates the change in the Input voltage used for the purpose of changing the output voltage The fixed one used here Input voltage can, however, also be made variable without the advantages of the invention

gemäßen Wechselrichters verlorengehen.correct inverter will be lost.

Hierzu 5 Blatt ZeichnungenIn addition 5 sheets of drawings

Claims

Patent claims:

1. Control circuit for an inverter for Generation of a pulse width modulated alternating voltage with an output fundamental frequency of which is a selectable integer multiple as the carrier frequency for generating a square-wave auxiliary voltage and from this a triangular voltage is used, which in conjunction with a reference voltage ι ο the switching points of the inverter valves for the pulse width modulation are determined with a frequency divider for generating several carrier frequencies and with a selection circuit for selecting a carrier frequency with which the greatest possible however, this does not mean that the minimum switching times of the inverter valves are not exceeded Bringing multiple of the basic output frequency is chosen as the carrier frequency, characterized in that that the square-wave auxiliary voltage with constant amplitude is fed to an integrator (76), at the output of which the symmetrical triangular voltage with an amplitude that is inversely proportional to the carrier frequency can be removed is, and that a DC voltage is used as the reference voltage, which is from the selection circuit (36) controllable in inverse proportion to the integer multiple of the basic output frequency is

2. Control circuit according to claim 1, characterized in that the selection circuit (36) several comparators (96-99), one of the inputs of which are fed in parallel with a control signal controlling the output fundamental frequency and the other inputs of which are each bias signals of graduated amplitude, and when they are reached, a different one multiple of the output frequency is selected, having a plurality of connected to the outputs of the comparators latch circuits (113-120) that an output signal from the associated comparator are switched in each case at delivery one after another and that each logic gates (121-125) connected to the outputs of the latch circuits connected are, the other inputs of which are supplied with different multiples of the basic output frequency and which are only conductive for the multiple when the associated interlocking circuit has been switched and the respective subsequent interlocking circuit has not yet been or is no longer switched

3. Control circuit according to claim 2, characterized in that a logic circuit (105-112) is connected between each comparator (96-99) and its associated interlocking circuit (113-120) and that one for each period of the output fundamental frequency with the square Synchronization circuit (33) emitting auxiliary voltage synchronous synchronization signal is connected to further inputs of logic circuits (105-112) so that locking circuits (113-120) can only be switched over when the synchronization signal occurs.

4. Control circuit according to claim 2 or 3, characterized in that further logic elements (128, 86) are connected to the outputs of the interlocking circuits (113-120) and determine the respective level of the direct voltage serving as reference voltage.

5. Control circuit according to one of claims 1-4, characterized in that with the The output of the inverter (18) is connected to a synchronous motor (19) whose speed depends on the Output fundamental frequency and its usable torque from the ratio of the amplitude of the AC voltage are determined for the output fundamental frequency.

The invention relates to a control circuit for an inverter for generating a pulse width modulated AC voltage with a fundamental output frequency, from which a selectable integer Multiple than the carrier frequency for generating a square-wave auxiliary voltage and from this a triangular voltage which, in conjunction with a reference voltage, sets the switching points of the inverter valves for the Determined pulse width modulation, with a frequency divider to generate several carrier frequencies and with a selection circuit for selecting a carrier frequency with which the greatest possible, however, the minimum switching times of the inverter valves are not exceeded Multiple of the basic output frequency is selected as the carrier frequency. ^^

In such a control circuit known from the magazine "ETZ-B" 20 (1968), pages 616 to 621 a pulse-width-modulated alternating voltage is used to feed a variable speed motor Output base frequency generated To generate pulse width modulated pulses through integration of their voltage-time areas the alternating voltage with the respectively desired output base frequency result, a carrier frequency is used to control the inverter, which is an integral multiple the output base frequency is this multiple of the carrier frequency to the output base frequency setpoint be as large as possible in order to keep the content of harmonics in the alternating voltage as low as possible as possible to keep. On the other hand, however, the greatest permissible carrier frequency is due to the switching times the used rectifier of the inverter specified, so that this a maximum value even then may not exceed if a relatively high output frequency is generated by the alternating voltage shall be. So even with different output base frequencies of the alternating voltage to be able to use the largest possible multiple of the carrier frequency to the basic output frequency, the known control circuit changes the ratio of carrier frequency to output base frequency step by step, so that the maximum permissible carrier frequency is not exceeded. The well-known control circuit uses an oscillator that emits a frequency signal at the output, the frequency of which depends on is an analog control signal, which is the respective desired output frequency of the alternating voltage, so z. B. the respectively desired speed of the synchronous motor fed with the AC voltage pretends. The frequency signal supplied by the oscillator is sent to a counter whose output frequency a generated square-wave auxiliary voltage