Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
DE2235533B2 - Halbleiterbauelement mit einem ladungsspeicherelement - Google Patents
[go: Go Back, main page]

DE2235533B2 - Halbleiterbauelement mit einem ladungsspeicherelement - Google Patents

Halbleiterbauelement mit einem ladungsspeicherelement

Info

Publication number
DE2235533B2
DE2235533B2 DE19722235533 DE2235533A DE2235533B2 DE 2235533 B2 DE2235533 B2 DE 2235533B2 DE 19722235533 DE19722235533 DE 19722235533 DE 2235533 A DE2235533 A DE 2235533A DE 2235533 B2 DE2235533 B2 DE 2235533B2
Authority
DE
Germany
Prior art keywords
semiconductor
layer
conductivity type
region
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722235533
Other languages
English (en)
Other versions
DE2235533A1 (de
DE2235533C3 (de
Inventor
Julian Robert Anthony Reigate; Daniel Peter James Redhill; Surrey Beate (Großbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2235533A1 publication Critical patent/DE2235533A1/de
Publication of DE2235533B2 publication Critical patent/DE2235533B2/de
Application granted granted Critical
Publication of DE2235533C3 publication Critical patent/DE2235533C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/68Floating-gate IGFETs
    • H10D30/681Floating-gate IGFETs having only two programming levels
    • H10D30/684Floating-gate IGFETs having only two programming levels programmed by hot carrier injection
    • H10D30/686Floating-gate IGFETs having only two programming levels programmed by hot carrier injection using hot carriers produced by avalanche breakdown of PN junctions, e.g. floating gate avalanche injection MOS [FAMOS]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/84Combinations of enhancement-mode IGFETs and depletion-mode IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer an eine Oberfläche eines Hslbleitc-Rcrpers grenzenden Isolierschicht und einem Ladungsspeicherelement in Form einer elektrisch schwebenden, leitenden Schicht, die auf die Isolierschicht angeordnet und durch die Isolierschicht vom Halbleiterkörper getrennt ist, wobei der Ladungszustand auf der
idtenden Schicht verschiedene Speicherzuslände bestimmt, die beim Betrieb des Bauelementes ausgelesen werden können, wobei mit Hilfe einer im Halbleiterkörper in der Nähe eines Teiles eier Isolierschicht vorhandenen Halbleiterstruktur heiße Ladungsträger eines Typs, die in die Isolierschicht injiziert werden, erzeugt werden können und wodurch Ladung aui die schwebende leitende Schicht aufgebracht werden kann.
Die Anwendung einer schwebenden, leitenden Schicht als halbdauerndes Ladungsspeicherelement wurde von D. K a h η g und S. M. S ζ e in »Bell System Technical Journal«, Juli/August 1967, S. 1288—1295, vorgeschlagen. Die vorgeschlagene Anordnung enthält eine Halbleiter-lsoIator-Metall-Isolator-Metall-wSandwich«-Struktur, bei der das äußere Metall ein Vorspannungstor bildet, das von einem schwebenden Metalltor durch einen Isolator getrennt ist, über den der Elektronentransport gering ist; das schwebende Metalltor ist von einem N-leitenden Halbleiterkörper oder Substrat durch eine Isolierschicht getrennt, die genügend dünn ist, um einen von dem Feld gesteuerten Elektronentransportmechanismus, wie Tunnelung, zu gestatten. Wenn über das äußere Metalltor ein genügend hohes elektrisches Feld angelegt wird, wird das schwebende Metalltor von Elektronen aufgeladen, die aus dem Halbleiterkörper oder Substrat tunneln. Die Ladungen werden auf dem schwebenden Metalltor, sogar nach Entfernung des Aufladefeldes, infolge der viel geringeren Wahrscheinlichkeit eines Transports in entgegengesetzter Richtung, gespeichert. Das erhaltene Speicherelement gehört zu der Klasse der sogenannten nichtflüchtigen Speicherelemente, die die gespeicherte Information auch ohne eine äußere Speisequelle festhalten. Das Auslesen des Speicherelements kann dadurch erhalten werden, daß das schwebende Metall- tor als isoliertes Tor eines Feldeffekttransistors, der im Halbleiterkörper vorhanden ist, verwendet wird. Ein Nachteil dieses Speicherelements ist der, daß die Isolierschicht, die zwischen dem Halbleiterkörper und dem schwebenden Tor benötigt wird, sehr dünn, ζ. Β. etwa 50 A, sein muß, um das Tunneln zu ermöglichen.
Ein Ladungsspeicherelement in Form einer schwebenden, leitenden Schicht bei dem eine so dünne isolierende Schicht nicht nötig ist, ist bekannt aus l.E.E.E. International Solid State Circuits Conference, Februar 1971, Digest of Technical Papers, Seiten 80 und 81. Das beschriebene Bauelement enthält einen P-Kanal-MOS-Transistor mit einer schwebenden Torelektrode aus polykristallinem Silicium, die durch eine etwa 1000 A dicke, thermisch gewachsene Siliciumoxidschicht vom Halbleiterkörper getrennt ist. Auch in diesem Fall findet das Einschreiben der Information im Speicherelement statt mittels Transport von Elektronen, wodurch negative Ladung auf die schwebende Torelektrode übertragen wird. Statt Tunnelung wird dabei aber ein Lawinendurchbruch am PN-Übergang zwischen der Drain-Elektrode und dem Halbleitersubstrat verwendet, wobei heiße Elektronen erzeugt werden, die in die Isolierschicht injiziert und von der Torelektrode gesammelt werden. &°
Dieses Bauelement hat zwar den Vorteil, daß die Oxidschicht wesentlich dicker ist, es hat aber den Nachteil, daß die mittels Lawtner.durchbruch auf die schwebende Torelektrode aufgebrachten Elektronen nur schwer wieder entfernt werden können. Die in Form negativer Ladung im Speicherelement eingeschriebene Information kann nur durch Bestrahlung mit UV- oder Röntgen-Strahlung wieder gelöscht werden.
Die Aufgabe der vorliegenden Erfindung liegt darin, ein Bauelement der eingangs genannten Art anzugeben, bei dem ein mit Hilfe von im Halbleiterkörper erzeugten heißen Ladungsträgern hervorgerufener Ladungszustand des Speicherelements mit elektrischen Mitteln auch wieder gelöscht werden kann.
Diese Aufgabe wird bei einem Halbleiterbauelement der eingangs beschriebenen Art dadurch gelöst, daß im Halbleiterkörper in der Nähe eines anderen Teiles der Isolierschicht eine weitere Halbleiterstruktur vorhanden ist, mit deren Hilfe im Halbleiterkörper heiße Ladungsträger, die in die Isolierschicht injiziert werden, erzeugt werden können, wobei diese heißen Ladungsträger vom anderen Typ sind und zum Abbauen der auf die schwebende, leitende Schicht aufgebrachten Ladung dienen.
Auf diese Weise wird ein Lese/Schreibspeicher gebildet, in dem ein bestimmter Speicherzustand dadurch gelöscht oder geändert werden kann, daß entweder heiße Elektronen aus der ersten Halbleiterstruktur oder heiße Löcher aus der zweiten Halbleiterstruktur injiziert werden. Der Ausdruck »heiße Ladungsträger« ist in der Halbleitertechnik als eine Bezeichnung für Ladungsträger bekannt, die eine mittlere Energie besitzen, die erheblich größer als die zu der Gittertemperatur gehörige Energie ist und z. B. einer Trägertemperatur entspricht, die ein Vielfaches der Gittertemperatur ist.
Wenn kein anderer Stromweg von oder zu der leitenden Schicht besteht, ist das Speicherelement nichtflüchtig.
Eine der erwähnten ersten und zweiten Halbleiterstrukturen kann eine Lawinendiodenanordnung enthalten. Dazu kann, wie oben bei der Beschreibung des bekannten Speicherelementes erwähnt, der PN-Übergang zwischen einem Draingebiet und dem Halbleitersubstrat verwendet werden. Eine derartige Diodenanordnung wird einem Lawinendurchschlag unter einer hohen Sperrspannung unterworfen und liefert also Paare heißer Ladungsträger, von denen nur ein einziger Typ in die Isolierschicht injiziert wird. Eine derartige Injektion kann als »Lawineninjektion« bezeichnet werden. Wenn z. B. das Halbleitersubstrat aus Silicium und der eine Teil der Isolierschicht aus thermisch gewachsenem Siliciumoxyd besteht, ist die Injektionssperre für Löcher größer als die für Elektronen; wenn also heiße Trägerpaare in der ersten Halbleiterstrukfur unter Lawinendurchschlag erzeugt werden, werden die heißen Elektronen im Vergleich zu den Löchern, vorzugsweise aus dem Siliciumsubstrat in das thermisch gewachsene Siliciumoxyd injiziert, was die Übertragung negativer Ladung auf die leitende Schicht zur Folge hat. Um das Einfangen der injizierten Elektronen auf ein Mindestmaß herabzusetzen, kann vorteilhaft eine Siliciumoxydschicht in trocknem Sauerstoff gewachsen werden.
In gewissen Fällen kann Lawineninjektion aber nachteilig sein; sowohl die Größe des für Injektion erzeugten Stromes von Ladungsträgern als auch das Ausmaß der Erhitzung dieser Ladungsträger werden durch die Sperrspannung bestimmt, wodurch der Injektionswirkungsgrad der heißen Ladungsträger beschränkt werden kann. Ferner werden die heißen Ladungsträger in Paaren erzeugt, und wenn die Kombination Halbleiterkörper — Isolierschicht derart ist, daß der eine Trägertyp (z. B. Elektronen) vorzugsweise injiziert wird, kann es besonders schwierig und in gewissen Fällen sogar unmöglich sein, den anderen
Trägertyp durch Lawineninjektion aus der anderen der ersten und zweiten Halbleiterstrukturen zu injizieren. Es ist dann zweckmäßig, daß mindestens eine der Halbleiterstrukturen Ladungsträger auf von Lawineninjektion verschiedene Weise in den Isolierschichtteil 5 injiziert.
Gemäß einer Weiterbildung der Erfindung weist von der erstgenannten und der weiteren Halbleiterstruktur wenigstens eine einen ersten Teil auf, der einen Halbleiterbereich eines ersten Leitungstyps enthält, der eine Quelle von Ladungsträgern des zum ersten Leitungstyp gehörigen ersten Typs bildet und einen zweiten Teil zum Erzeugen eines elektrischen Feldes zur Erhitzung von von der Quelle stammenden Ladungsträgern des ersten Typs, wobei wenigstens der zweite Teil an den Teil der Isolierschicht angrenzt, in dessen Nähe die eine Halbleiterstruktur vorhanden ist. Mit einer derartigen Halbleiterstruktur kann die Größe des Stromes von Ladungsträgern vom einen Leitfähigkeitstyp praktisch unabhängig von dem Ausmaß der Erhitzung der Ladungsträger gewählt werden, so daß eine zweckmäßigere Injektion dieser Ladungsträger erzielt werden kann. Ferner werden die Ladungsträger vom einen Typ von dieser Struktur erzeugt und erhitzt, ohne daß diese Struktur auf ähnliche Weise Ladungsträger vom anderen Typ erzeugt und erhitzt, wie dies bei der Elektron-Loch-Bildung bei Lawinendurchschlag der Fall sein kann. Eine derartige Halbleiterstruktur kann z. B. eine Injektion heißer Löcher herbeiführen, um positive Ladung auf die leitende Schicht zu übertragen. Das genannte elektrische Feld, durch das die Träger erhitzt werden, kann praktisch senkrecht zu oder sogar praktisch parallel zu der erwähnten Oberfläche liegen. Der Kollektor oder Drain des Transistors kann Ladungsträger, die nicht dauernd in die Isolierschicht injiziert werden, extrahieren.
Gemäß einer Weiterbildung der Erfindung ist die eine Transistorstruktur ein invertierter Bipolartransistor, der einen an die genannte Oberfläche grenzenden Kollektor enthält, der durch ein Basisgebiet des dem ersten entgegengesetzten Leitungstyp von einem von der Oberfläche abgekehrten Emittergebiet des ersten Leitungstyps, der die Ladungsträgerquelle bildet, getrennt ist, welcher Transistor ferner Elektroden aufweist, die mit dem Kollektor- bzw. dem Basisgebiet und dem Emittergebiet verbunden sind. Ein derartiger Transistor bildet Mittel, mit deren Hilfe heiße Träger vom einen Leitungstyp injiziert werden können. Das beim Betrieb an dem in der Sperrichtung vorgespannten Kollektor-Basis-Übergang erzeugte hohe elektrische Feld ist zu der erwähnten Oberfläche praktisch senkrecht und beschleunigt die Ladungsträger in Richtung auf die genannte Oberfläche.
Gemäß einer Weiterbildung der Erfindung wird der Kollektor durch eine dünne Metallelektrodenschicht gebildet, die einen gleichrichtenden Übergang mit dem Basisgebiet bildet. Gemäß einer anderen Weiterbildung der Erfindung besteht der Kollektor aus einem an die erwähnte Oberfläche grenzenden Halbleitergebict vom ersten Leitungstyp, und aus dickeren, durch zwischcnlicgendc Teile des dünnen Halbleitergcbietes voneinander getrennten Kollektorkontaktgebietcn vom ersten Leitungstyp, wobei mit Hilfe der dickeren Kollektorkontaktgcbicte Ladungsträger, die nicht dauernd in den Isolierschichtteil injiziert werden, extrahiert werden können,
Das dünne Halbleitergebict kann, gemäß Weiterbildungen der Erfindung, eine Dicke von z. B. höchstens 200 Ä und eine den Leitungstyp bestimmende Verunreinigungskonzentration von mindestens 5 χ 1018 Atomen/cm3 aufweisen und durch ein implantiertes Gebiet gebildet werden. Gemäß einer anderen Weiterbildung der Erfindung können sich in der Nähe des Emitter-Basis-Übergangs unterhalb der voneinander getrennten Kollektorkontaktgebiete voneinander getrennte und gut leitende Teilbereiche des Basisgebietes befinden, die die Injektion von Minoritätsladungsträgern aus dem Emittergebiet in die unterhalb der Kollektorkontaktgebiete liegenden Teile des Basisgebietes herabsetzen. Weiter kann sich ein schmaler, gut leitender Teil des Basisgebietes in der Nähe des Kollektorschichtgebietes befinden und von dem Emitter-Basis-Übergang getrennt sein, welcher schmale, gut leitende Teil dazu dient, das an dem Kollektor-Basis-Übergang von der Sperrspannung erzeugte elektrische Feld zu konzentrieren.
Durch Anwendung eines invertierten Bipolartransistors kann eine sehr zweckmäßige Injektion heißer Ladungsträger vom einen Leitfähigkeitstyp erhalten werden. So ist es z. B. möglich, die Ladungsträger um etwa 2 V innerhalb etwa 300 bis 400 A der erwähnten Oberfläche zu beschleunigen. Dieser Abstand ist noch viel größer als die mittlere freie Weglänge für heiße Löcher in Silicium (nämlich etwa 100 A), aber die maximale Energie, die ein Loch bei einer Kollision verlieren kann, ist die optische Phononenenergie (63 meV), vorausgesetzt, daß die Spannung unterhalb des Schwellwertes für ionisierende Kollisionen liegt Ein erhitztes Loch kann auf diese Weise vielen Kollisionen unterworfen werden und doch noch genügend Energie aufweisen, um die Sperre in dem Material mit dem großen Bandabstand zu überschreiten. Diejenigen Träger, die diese Sperre nicht überschreiten können oder nicht in dem Material mit dem großen Bandabstand bleiben» werden von den voneinander getrennten Kollektorkontaktgebieten abgeführt.
Gemäß einer Weiterbildung der Erfindung kann die ein? Halbleiterstruktur einen Feldeffekttransistor mit einer Source-Elektrode, einer Drain-Elektrode und einem Kanal, die an die Oberfläche grenzen, enthalten, wobei der Kanal eine flache Oberflächenschicht vom entgegengesetzten Leitfähigkeitstyp in einem Teil vom einen Leitfähigkeitstyp des Halbleiterkörpers ist. Ein derartiger Feldeffekttransistor bildet Mittel, mit deren Hilfe heiße Ladungsträger vom erwähnten entgegengesetzten Leitfähigkeitstyp injiziert werden können. Das beim Betrieb angelegte hohe elektrische Feld zwischer Source und Drain ist zu der erwähnten Obcrflüch( praktisch parallel, ebenso wie der Drift der Ladungstrtt ger. Die Temperatur der Ladungsträger vom entgegen gesetzten Leitfähigkeitstyp, die in Richtung auf das hohl elektrische Feld fließen, kann also auf ein Vielfaches de Gittertemperatur erhöht werden. Das hohe elektrisch! Feld kann in der Größenordnung von 104 oder 105 V/cn liegen.
In einer Alisführungsform eines derartigen Felde! fckttransistors sind Source und Drain Metallelektrode die gleichrichtende Schottky-Übcrgängc mit dem Tc vom einen Leitfähigkeitstyp des Halbleiterkörper bilden.
Gemäß einer Weiterbildung der Erfindung weisen cli Sourcc-Elcklrode und die Drain-Elektrode ei Sourcc-Elektrodcngcbict bzw. ein Drain-Elcktrodcr gebiet auf, welche Elektrodcngcbictc vom erste Leitfähigkeit s ty ρ sind und sich in einem Teil voi entgegengesetzten Lcitfahigkeitstyps des Halblcilci
körpers erstrecken und die mit einem Source-Anschluß bzw. einem Drain-Anschluß verbunden sind.
Die flache Oberflächenschicht, die den Kanal bildet, kann in gewissen Fällen eine Inversionsschicht sein, die an der Oberfläche des Halbleiterkörperteiles von Ladungen an oder in der Nähe dieser Oberfläche induziert wird. Die genannte flache Oberflächenschicht kann aber auch ein mit Verunreinigungen dotiertes Halbleitergebiet sein, das gemäß einer Weiterbildung der Erfindung durch implantierte Verunreinigungen vom erwähnten entgegengesetzten Leitfähigkeitstyp gebildet wird. Die Implantation kann durch die übliche Implantation von Ionen von Verunreinigungsatomen vom entgegengesetzten Leitfähigkeitstyp an der Oberfläche des Halbleiterkörpers erhalten werden. In einer anderen Ausführungsform wird die Implantation mittels eines Ionenbeschusses einer Schicht von Verunreinigungsatomen vom erwähnten entgegengesetzten Leitfähigkeitstyp auf der erwähnten Oberfläche durchgeführt, welcher Beschüß derartig ist, daß durch Energieübertragung Verunreinigungsatome der Schicht in die Oberfläche des Halbleiterkörpers hineingeschossen werden, um die flache Oberflächenschicht zu erhalten. Gemäß einer Weiterbildung der Erfindung kann ein Teil des Drain-Anschlusses einen benachbarten Teil der schwebenden, leitenden Schicht überlappen; eine derartige Überlappung führt eine Spannungsänderung an der leitenden Schicht infolge kapazitiver Kopplung herbei. Dadurch kann die Injektion von Ladungsträgern vom ersten Leitfähigkeitstyp, z. B. Injektion heißer Löcher in die Isolierschicht aus der zweiten Halbleiterstruktur, gefördert werden, wie nachstehend beschrieben werden wird.
Die leitende Schicht kann einen Teil enthalten, der ein isoliertes Gate eines Feldeffekttransistors bildet, der einen Leseausgang für den Speicher bildet. In diesem Falle wird, wenn die zweite Halbleiterstruktur ein Feldeffekttransistor ist, wie in den beiden vorangehenden Absätzen beschrieben ist, die Injektion heißer Löcher durchgeführt von dieser Transistorstruktur, die p-leitende Source-, Drain- und Kanalgebiete enthält, während die Injektion heißer Elektronen mittels Lawinendurchschlag entweder an dem Source-Übergang oder an dem Drain-Übergang des Auslesefeldeffekttransistors durchgeführt werden kann.
Die erste und die zweite Halbleiterstruktur können gemäß einer Weiterbildung der Erfindung ein gemeinsames Halbleitcrgebiet besitzen und so eine zusammengesetzte Struktur bilden.
Bei einer besonderen Ausführungsform ist die leitende Schicht eine Metallschicht. Bei einer anderen Ausführungsform ist mindestens ein Teil der genannten leitenden Schicht eine gut leitende Siliciumschicht, die sich auf der Isolierschicht befindet und mit einer weiteren Isolierschicht überzogen ist. Es dürfte einleuchten, daß die erwähnte leitende Schicht gesonderte Schichttcilc, z. B. gut leitende Siliciumschichttcilc, enthalten kann, die zu der ersten bzw. zu der zweiten Struktur gehören und elektrisch (z. B. über eine metallene Vcrbindungslcitung) miteinander verbunden sind. Ferner können verschiedene Teile der genannten Isolierschicht aus verschiedenen Materialien bestehen; insbesondere kann das Material des einen Teiles der Isolierschicht, der sich in der Nähe der erwähnten ersten Hulblcilcrstruktur befindet, von dem Material des (\s anderen in der Nähe der erwähnten zweiten Halbleitcrsirukiur 'liegenden Teiles verschieden gewählt werden; so daß die durch den einen Teil gebildete Sperre für Injektion von Elektronen niedriger als für Injektion von Löchern ist, während die durch den anderen genannten Teil gebildete Sperre eine Injektion von Löchern gestattet.
Es dürfte einleuchten, daß das Speicherelement mit geeigneten Adressierelementen integriert werden kann, um ein Speicher-»Bit« zu bilden, und daß eine Reihe solcher Bits z. B. in einem gemeinsamen Halbleitersubstrat zusammen mit Dekodier- und Adressierkreisen des Speichers integriert werden kann.
Die Erfindung wird nachstehend für ein Ausführungsbeispiel an Hand der Zeichnung näher erläutert. Es zeigt
F i g. 1 einen Schnitt durch ein nichtflüchtiges Speicherelement eines integrierten Lese/Schreib-Halbleiterspeichers nach der Erfindung,
Fig.2 ein Schaltdiagramm eines Teiles eines integrierten Halbleiterspeichers mit einem Speicherelement nach F ig. 1,
F i g. 3 eine Draufsicht auf das Speicherelement nach Fig. 1, wobei die Source- und Drain-Kontakte der Deutlichkeit halber weggelassen sind; und
F i g. 4 bis 6 Schnitte durch einen Halbleiterkörper in verschiedenen Stufen der Herstellung eines Speicherelements nach den F i g. 1 bis 3.
Der Speicher nach den Fig. 1, 2 und 3 enthält einen Siliciumkörper 1 mit einer Isolierschicht 2 auf einer Oberfläche 3 des Körpers. Eine teilweise ringförmige leitende Schicht 4 aus gut leitendem Silicium befindet sich auf einem Teil 5 der Schicht 2 und ist von einem weiteren Teil der Schicht 2 bedeckt; die leitende Siliciumschicht 4 ist auf diese Weise völlig von Isoliermaterial umgeben, so daß kein Entladungsweg für auf der Siliciumschicht 4 gespeicherte Ladung zur Verfügung steht, wodurch ein verhältnismäßig stabiles nichtflüchtiges Speicherelement erhalten wird. Die Siliciumschicht 4 ist in F i g. 3 mit vollen Linien dargestellt und mit einer schrägen Schraffierung versehen.
Die leitende Siliciumschicht 4 bildet eine schwebende Elektrode und eine gemeinsame Gateelektrode für die Feldeffekttransistorstrukturen T\ und T2 mit isolierten Gateelektroden des Speichers. Die Transistorstrukturen 71 und T2 befinden sich in einem η-leitenden Teil des Siliciumkörpers I1 in der Nähe verschiedener Teile der Schicht 5. Wie bereits beschrieben wurde, bilden die Transistorstrukturen Ti und T2 Mittel, mit deren Hilfe heiße Elektroden bzw. heiße Löcher aus dem Siliciumsubstrat 1 in die Schicht 5 injiziert werden können, um negative bzw. positive Ladungen auf der leitenden Siliciumschicht 4 zu schreiben und verschiedene Speicherzustände zu bestimmen. Mit der Transistorstruktur Ti kann auch der Ladungszustand der leitenden Siliciumschicht 4 und somit der Zustand des Speichers ausgelesen werden.
Die Transistorstruktur Ti ist ein Feldeffekttransistor mit einem p-lcitcndcn Kanal vom Anreicherungstyp, der nicdcrohmigc p-leitcndc Source- und Draingcbietc 6 bzw. 7 enthält, die durch einen n-lcitendcn Substratteil voneinander getrennt sind. Die Source- und Draingcbietc 6 bzw. .7 sind über Fenster 28 bzw. 29 in der Isolierschicht 2 durch Elektroden 8 bzw. 9 kontaktiert. Eine negative Ladung auf der Siliciumschicht 4 induziert einen p-lcitcndcn Invcrsionskanal in dem n-leitcnden Substratteil zwischen den Source- und Draingcbictcn 6 bzw. 7; dadurch wird ein »Ein«-Zustand (leitender Zustand) in dem Transistor Ti bestimmt. Ein derartiger p-lcitcndcr Kanal wird aber nicht induziert, falls sich auf der Siliciumschicht 4 keine Ladung oder eine positive
Ladung befindet. Der Transistor 71 befindet sich dann in einem »Aus«-Zustand (nichtleitenden Zustand), es sei denn, daß ein derart hoher Spannungsimpuls zwischen den Source- und Drain-Elektroden 8 und 9 angelegt wird, daß Lawinendurchschlag entweder an dem Übergang des Sourcegebietes oder an dem Übergang des Draingebietes auftritt
Die Transistorstruktur T2 ist ein Feldeffekttransistor mit einem p-leitenden Kanal vom Verarmungstyp, der niederohmige p-leitende Source- und Draingebiete 6 ]0 bzw. 10 enthält, die über Fenster 21 bzw. 28 durch Elektroden 8 und 11 kontaktiert sind und zwischen denen ein implantiertes p-leitendes Kanalgebiet 12 liegt Es sei bemerkt, daß das Gebiet 6 und die Elektrode 8 das Sourcegebiet bzw. die Source-Elektrode für den Transistor 71 sowie für den Transistor T2 bilden. Das implantierte p-leitende Kanalgebiet 12 bestimmt einen »Ein«-Zustand (leitenden Zustand) im Transistor T2, es sei denn, daß eine hohe positive Ladung auf der Siliciumschicht 4 vorhanden ist. Das Draingebiet 10 weist eine erhebliche Überlappung mit dem angrenzenden Teil der Siliciumschicht 4 auf. Der Zweck dieser Überlappung geht aus Nachstehendem hervor.
Wie in F i g. 2 dargestellt ist, ist die Drain-Elektrode 9 des Transistors Ti mit der Source-Elektrode einer p-leitenden Feldeffekttransistorstruktur 7} vom Anreicherungstyp verbunden. Der Transistor T3 befindet sich ebenfalls in dem Siliciumsubstrat 1. Die Drain-Elektrode des Transistors T3 ist mit einer Y-Wählleitung Vn verbunden, während das isolierte Gate des Transistors Γ3 mit einer X-Wählleitung Xn verbunden ist. Die Drain-Elektrode 11 des Transistors T2 ist mit der Source-Elektrode eines anderen p-leitenden Feldeffekttransistors mit isolierter Gate-Elektrode verbunden. Dieser Feldeffekttransistor Ta ist ebenfalls vom Anreicherungstyp und befindet sich gleichfalls im Siliciumsubstrat 1. Die Drain-Elektrode des Transistors T4 ist mit derselben Y-Wählleitung Yn verbunden, während das isolierte Gate des Transistors 7} mit einer anderen X-Wählleitung X'„ verbunden ist. Der Transistor Tx weist eine niedrigere Lawinendurchschlagspannung als die Transistoren T3 und T4 auf. Diese niedrigere Durchschlagspannung kann dadurch erreicht werden, daß eine zusätzliche Donatorverunreinigung in den Kanal zwischen den Source- und Draingebieten 6 und 7 des Transistors Ti implantiert wird, oder dadurch, daß gesichert wird, daß die pn-Übergänge der Source- und Draingebiete 6 und 7 eine höhere Krümmung als die entsprechenden Übergänge in den Transistoren Ti und T4 aufweisen.
Die Wirkungsweise der Anordnung nach F i g. 2 ist folgende.
In dem SCHREIB-»0«-Modus wird ein negativer Spannungsimpuls an die Leitung Xn und ein großer negativer Spannungsimpuls an die Leitung Vn angelegt. Der negative Impuls an dem isolierten Gate des Transistors T3 induziert einen p-lcitendcn Invcrsionskanal zum Miteinanderverbindcn von Source und Drain des Transistors T3 und zum Übertragen des großen negativen Impulses an der Leitung Vn auf die Drain-Elektrode 9 des Transistors Tj. Der Impuls, der also an die Drain-Elektrode angelegt ist, wird genügend groß gewählt, um Lawinendurchschlag des Übergangs zwischen dem n-lcitcndcn Substratteil und entweder dem Sourcegebiet 6 oder dem Draingebiet 7 zu bewirken. Ein derartiger Impuls kann z.B. -30V betragen. Ein derartiger Lawinendurchschlag erzeugt heiße Eiektron-Loch-Pnarc. Die Injckiiönssperre für Elektronen aus dem Siliciumkörper 1 in den in der Nähe von Ti liegenden Teil der Isolierschicht 5 ist niedriger als die entsprechende Sperre für Löcher; dies kann dadurch erreicht werden, daß wenigstens für diesen Teil Siliciumoxyd verwendet wird, das thermisch in trocknem Sauerstoff gewachsen ist. Dadurch werden bei Lawinendurchschlag heiße Elektronen, im Vergleich zu den ebenfalls erzeugten heißen Löchern, bevorzugt in die Isolierschicht 5 injiziert. Eine derartige Lawineninjektion heißer Elektronen hat eine Übertragung negativer Ladung auf die Siliciumschicht 4 zur Folge. Es sei bemerkt, daß die Lawineninjektion heißer Elektronen den pn-Übergang entweder des Source- oder des Draingebietes als Lawinendiode benutzt, die einen Elektronenstrom erzeugt und auch erhitzt. Ein negativer Ladungszustand auf der Siliciumschicht 4 deutet einen »O«-Speicherzustand an. Wenn ein negativer Ladungszustand bereits auf der Siliciumschicht 4 vorhanden wäre, wäre der Transistor Ti ohne Lawinendurchschlag leitend, aber der erforderliche »O«-Speicherzustand wäre bereits geschrieben.
In dem SCHREIB-»1«-Modus wird ein negativer Spannungsimpuls sowohl an die Leitung X'„ als auch an die Leitung Yn angelegt. Die Größe des an die Leitung Yn angelegten Impulses ist geringer als die des den Lawinendurchschlag in den Transistoren Ti und T3 bewirkenden Impulses. Der negative Impuls an dem isolierten Gate des Transistors T4 induziert einen p-leitenden Inversionskanal, durch den Source und Drain des Transistors T4 miteinander verbunden werden und der negative Impuls an der Leitung Vn auf die Drain-Elektrode U des Transistors T2 übertragen wird Der an die Drain-Elektrode 11 angelegte Impuls liefen ein hohes elektrisches Feld zwischen den Source- und Draingebieten 6 und 10. Die Größe dieses Impulses und der Abstand zwischen den Source- und Draingebieten 6 und 10 werden derart gewählt, daß das erhaltene Feld in der Größenordnung von l^V/cm liegt. Der Abstand zwischen den Source- und Draingebieten ist weniger als 2 μηι und liegt vorzugsweise in der Größenordnung von Submikrons. Unter der Voraussetzung, daß kein hoher positiver Ladungszustand auf der Siliciumschicht 4 vorhanden ist, tritt in dem Transistor T2 der leitende Zustand auf. Ein Strom von Löchern wird von dem Sourcegebiet 6 geliefert. Das hohe elektrische Feld zwischen den Source- und Draingebicten 6 und 10 is praktisch parallel zu der Oberfläche 3 und zu den Löcherdrift in dem Kanal 12. Die Temperatur der ir dem hohen elektrischen Feld fließenden Löcher kanr also auf ein Vielfaches der Gittertemperatur erhöh werden, so daß heiße Löcher erzeugt und über di< Sperre in den Schichtteil 5 injiziert werden. Die Injektion dieser heißen Löcher überträgt positiv« Ladung auf die Siliciumschicht 4, um cinci »1 «-Speicherzustand einzuschreiben. Wenn eine hohl positive Ladung bereits auf der Siliciumschicht <■ vorhanden wäre, kann der Transistor T2 nicht leitern sein, aber der erforderliche »!«-Speicherzustand wan bereits eingeschrieben. Die erhebliche Übcrlappunj zwischen dem Draingebiet 10 und dem benachbartci Teil der Siliciumschicht 4 fördert die Injektion heiße Löcher; infolge der Überlappung besteht eine kapaziti ve Kopplung zwischen der Drain-Elektrode 11 und de Siliciumschicht 4, wodurch die Siliciumschicht 4 dii Neigung hat, infolge des auf die Drain-Elektrode 1 übertragenen negativen Impulses ein negativere Potential anzunehmen; diese Neigung der Silicium schicht 4, negativer zu werden, ruft über dem Teil de
Isolierschicht 5 in der Nähe des Transistors T2 ein Feld hervor, das Löcher anzieht und auf diese Weise die Injektion heißer Löcher fördert.
In dem »LESE«-Modus wird ein negativer Spannungsimpuls sowohl an die Leitung Xn als auch an die Leitung Yn angelegt. Die Größe des an die Leitung Vn angelegten Impulses ist geringer als die zum Erhalten eines Lawinendurchschlags im Transistor Ti benötigte Größe. Wie in dem SCHREIB-»0«-Modus wird der negative Impuls an der Leitung Yn auf die Drain-Elektrode 9 des Transistors Ti übertragen. Wenn der Speicherzustand »1« ist, bestimmt, wie oben erwähnt wurde, das Vorhandensein positiver oder praktisch keiner negativen Ladung auf der Siliciumschicht 4 einen »AUS«-Zustand für den Transistor Ti; dieser »AUS«- Zustand wird den angelegten Impuls sperren, so daß ein unveränderter »1«-Zustand an der Source-Elektrode 8 gelesen wird. Wenn der Speicherzustand aber »0« ist, bestimmt, wie oben erwähnt wurde, das Vorhandensein eines negativen Ladungszustandes auf der Siliciumschicht 4 einen »EIN«-Zustand für den Transistor Ti; dieser »EIN«-Zustand überträgt den angelegten Impuls auf die Source-Elektrode 8, so daß nun ein »O«-Zustand gelesen wird.
Die Source- und Draingebiete (z. B. die Gebiete 6, 7 und tO) der Transistoren Ti, T2, T3 und T4 werden durch Diffusion oder Implantation von Akzeptoren in die Oberfläche 3 des η-leitenden Siliciumkörpers 1 gebildet. Die Isolierschicht 5 kann Siliciumoxyd enthalten und eine Dicke von etwa lOOOÄ aufweisen. Die Siliciumschicht 4 wird durch einen Niederschlag auf der Schicht S gebildet. Die Siliciumschicht 4 wird mit einem weiteren Teil 2 der Isolierschicht 5 überzogen, der aus niedergeschlagenem Siliciumoxyd bestehen kann und eine Dicke von etwa 1 μιη aufweisen kann. Der p-leitende Kanal des Transistors T2 wird durch Implantation von Akzeptorionen gebildet.
Es dürfte einleuchten, daß sich die leitende Schicht 4 nicht ununterbrochen zu erstrecken braucht, sondern aus zwei gesonderten Schichtteilen bestehen kann (z. B. aus Silicium), die zu den beiden Transistoren Ti bzw, T2 gehören und elektrisch (z. B. über eine metallene Verbindungsleitung) miteinander verbunden sind. Die Isolierschicht 5 kann aus gesonderten Teilen verschiedener Materialien bestehen; z. B. kann der in der Nähe des Transistors Ti liegende Teil aus thermisch angewachsenem Siliciumoxyd bestehen, während der in der Nähe des Transistors T2 liegende Teil aus einem anderen Material bestehen kann, das eine geringere Sperre für die Injektion heißer Löcher aufweist; Siliciumnitrid oder ^0 Siliciumnitrid auf einer dünnen Siliciumoxydschicht kann für Löcherinjektion günstig sein und auf thermischem Wege geförderte Tunnclung kann Anwendung finden.
Wie in den Fig. 1 bis 3 dargestellt ist, überlappt die Drain-Elektrode 10 des Transistors T2 die Siliciumschicht 4 in der Nähe des Kanals 12. Eine derartige Überlappung beeinflußt den Abstand zwischen den Source- und Draingcbictcn 6 und 10 und somit auch die Lange des kurzen Kanals 12. Zur genauen Definition J10 dieses kurzen Kanals 12 kann es zu bevorzugen sein, die erhebliche Überlappung zwischen dem Draingebiet 10 und der Siliciumschicht 4 in einem anderen weiter von dem Kanal 12 entfernten Gebiet der Anordnung anzubringen <,5
Die F i g. 4 bis 6 zeigen ein Verfahren zur Herstellung eines derartigen Speicherelemente, bei dem ein Abstand in der Größenordnung von Submikrons zwischen dem Sourcegebiet 6 und dem Draingebiet 10 des Transistors T2 erhalten wird.
Auf einer Oberfläche eines η-leitenden Substrats 1 wird mit Hilfe der üblichen Techniken eine Siliciumoxydschicht 30 auf einer Siliciumnitridschicht 31 angebracht. In den beiden Schichten 30 und 31 wird eine öffnung 32 vorgesehen, durch die an der Stelle, an der das Draingebiet gebildet werden muß, die Siliciumoberfläche einer Diffusion von Verunreinigungen ausgesetzt wird. Eine Akzeptorverunreinigung, wie Bor, wird in die Substratoberfläche eindiffundiert zur Bildung des hochdotierten p-leitenden Gebietes 10. Die erhaltene Struktur ist in F i g. 4 dargestellt.
Dann wird ein Ätzmittel angewandt, das Siliciumnitrid ätzt, aber Siliciumoxyd nicht angreift. Auf diese Weise wird die Nitridschicht 31 an der Stelle, an der sie in dem Fenster 32 in der Siliciumoxydschicht 30 frei gelegt ist, angegriffen und einer Unterätzung unterworfen, bis eine öffnung 33 in der Nitridschicht 31 erhalten ist. Der Abstand zwischen dem zu bildenden Sourcegebiet 6 und dem Draingebiet 10 wird durch den rechten Rand dieser öffnung 33 (siehe F i g. 4) bestimmt.
Nach der Bildung des Fensters 33 wird die Nitridschicht 31 (durch Ätzen) entfernt, ausgenommen an denjenigen Stellen, an denen die Source- und Draingebiete 6 und 7 gebildet werden müssen. Die entfernten Teile der Schicht 31 sind mit einer gestrichelten Linie in Fig.5 angegeben, während die verbleibenden Teile mit der Bezugsziffer 31' bezeichnet sind, Es sei bemerkt, daß ein Teil der Nitridschicht, der an den rechten Rand der öffnung 33 grenzt, nicht entfernt ist. Wenn die Source- und Draingebiete anderer Transistoren, z. B. Tj und T4, zugleich mit denen von T] gebildet werden müssen, werden die Nitridschichtteile 31' an denjenigen Stellen, an denen die Source- und Draingebiete der Transistoren Tt und T4 gebildet werden müssen, auch beibehalten werden.
Anschließend wird das Substrat 1 einer Oxydationsbehandlung unterworfen, um eine an die Substratoberfläche grenzende Siliciumoxydschicht 34 anzubringen, ausgenommen ar den Stellen, an denen diese Oberfläche von den Nitridschichtleilen 31' maskiert ist. Die Nitridschichtteile 31' werden dann durch Behandlung mit einem selektiven Ätzmittel entfernt. Nun ist eine Oxydschicht 34 erhalten, die an die Substratoberfläche grenzt und Fenster aufweist an denjenigen Stellen, an denen Source- und Draingebiete im Substrat 1 gebildet werden müssen.
Danach wird das Substrat 1 einer Diffusion mit einer Akzeptorverunreinigung, wie Bor, unterworfen, wodurch hochdotierte p-lcitcnde Gebiete 6 und 7 gebildet werden. Es ist einleuchtend, daß während dieser Diffusion und der vorangehenden Oxydation die zuvor angebrachte Akzeptorvcrunreinigung in dem Gebiet 10 weiter in das Substrat 1 eindiffundicrcn wird. Das Ausmaß dieser weiteren Diffusion aus dem Gebiet 10 läßt sich aber vorhersagen; daher können diese weitere Diffusion aus dem Gebiet 10 und die seitliche Diffusion aus dem Gebiet 6 bei der Berechnung des Ausmaßes der Untcrötzung der Nitridschicht 31 berücksichtigt werden, das erforderlich ist, um den gewünschten Abstand zwischen den Gebieten 6 und 10 zu erhalten.
Dann kann die Oxydschicht 34 an den Stellen der Kanalgcbictc zwischen den Source- und Draingebieten der Transistoren entfernt werden, wonnch die dünnen isolierenden Schichtteile und Gatc-Elcktroden angebracht werden können. Auf diese Weise wird z. B. die schwebende Gatcschich» 4 auf den untenliegenden
Teilen der Isolierschicht 5 niedergeschlagen und dann mit weiterem Isoliermaterial überzogen, um die Schicht 4 zu vergraben. Es ist einleuchtend, daß der Teil 4' (siehe F i g. 3), der die die schwebenden Gates der Transistoren Γ, und T2 bildenden Teile der Schicht 4 miteinander verbindet, auf einem Teil der Isolierschicht angebracht werden kann, der dicker als die Teile 5 oberhalb der Ka-ialgebiete der Transistoren ist. So kann der Teil 4' auf einem dicken Oxydschichtteil 34 angebracht werden (siehe F i g. 6) und z. B. durch eine Metallverbindungsleitung zwischen den beiden leitenden Siliciumtorschichten 4 gebildet werden.
Der p-leitende Kanal des Transistors 7? kann durch Borimplantation angebracht werden. Die Borionendosis kann z. B. 5 χ 1012 Ionen/cm2 betragen und kann über den dünnen Isolierschichtteil 5 des Transistors T2
10
äevergröQerte Überlappung der schwebenden Gate-Elektrode ergibt eine kapaz.t.ve Kopplung um Ladungsträger anzuziehen und somit die Injektion heißer Ladungsträger zu fördern. Eine kapazitive KoDDiung zum Anziehen von Ladungsträgern und zur Förderung von Injektion heißer Ladungsträger kann aber auch auf andere Weise erhalten werden. So kann ζ B auf der Isolierschicht über der schwebenden Gate-Elektrode eine weitere, nichtschwebende Gate-Elektrode angebracht werden. Dadurch, daß d.ese weitere Gate-Elektrode an ein geeignetes Potential aneeleet wird, können heiße Löcher oder heiße Elektronen zu der schwebenden Gate-Elektrode gezogen werden.
Hierzu 2 Blatt Zeichnungen

Claims (14)

Patentansprüche:
1. Halbleiterbauelement mit einer an eine Oberfläche eines Halbleiterkörpers grenzenden Isolierschicht und einem Ladungsspeicherelement in Form einer elektrisch schwebenden, leitenden Schicht, die auf die Isolierschicht angeordnet und durch die Isolierschicht vom Halbleiterkörper getrennt ist, wobei der Ladungszustand auf der leitenden Schicht verschiedene Speicherzustände bestimmt, die beim Betrieb des Bauelementes ausgelesen werden können, wobei mit Hilfe einer im Halbleiterkörper in der Nähe eines Teiles der Isolierschicht vorhandenen Halbleiterstruktur heiße '5 Ladungsträger eines Typs, die in die Isolierschicht injiziert werden, erzeugt werden können und wodurch Ladung auf die schwebende, leitende Schicht aufgebracht werden kann, dadurch gekennzeichnet, daß im Halbleiterkörper in der Nähe eines anderen Teiles der Isolierschicht eine weitere Halbleiterstruktur vorhanden ist, mit deren Hilfe im Halbleiterkörper heiße Ladungsträger, die in die Isolierschicht injiziert werden, erzeugt werden können, wobei diese heißen Ladungsträger vom anderen Typ sind und zum Abbauen der auf die schwebende leitende Schicht aufgebrachten Ladung dienen.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß von der erstgenannten und der ^0 weiteren Halbleiterstruktur wenigstens eine einen ersten Teil aufweist, der einen Halbleiterbereich eines ersten Leitungstyps enthält, der eine Quelle von Ladungsträgern des zum ersten Leitungstyp gehörigen ersten Typs bildet und einen zweiten Teil zum Erzeugen eine:s elektrischen Feldes zur Erhitzung von von der Quelle stammenden Ladungsträgern des ersten Typs, wobei wenigstens der zweite Teil an den Teil der Isolierschicht angrenzt, in dessen Nähe die eine Halbleiterstruktur vorhanden ist.
3. Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß die eine Halbleiterstruktur ein invertierter Bipolartransistor ist, der einen an die genannte Oberfläche grenzenden Kollektor enthält, der durch ein Basisgebiet des dem ersten entgegengesetzten zweiten Leitungstyp von einem von der Oberfläche abgekehrten Emittergebiet des ersten Leitungstyps, der die Ladungsträgerquelle bildet, getrennt ist, welcher Transistor ferner Elektroden aufweist, die mit dem Kollektor bzw. dem Basisgebiet und dem Emittergebiet verbunden sind
4. Bauelement nach Anspruch 3, dadurch gekennzeichnet, daß der Kollektor eine dünne Metallelektrodenschicht ist, die einen gleichrichtenden Übergang mit dem Basisgebiet bildet
5. Bauelement nach Anspruch 3, dadurch gekennzeichnet, daß der Kollektor aus einem an die erwähnte Oberfläche grenzenden dünnen Halbleitergebiet vom ersten Leitungstyp und aus ^0 dickeren, durch zwischenliegende Teile des dünnen Halbleitergebietes voneinander getrennten Kollektorkontaktgebieten vom ersten Leiiur.gstyp besteht, wobei mit Hilfe der dickeren Kollektorkontaktgebiete Ladungsträger, die nicht dauernd in den 6s Isolierschichtteil injiziert werden, extrahiert werden können.
6. Bauelement nach Anspruch 5, dadurch gekennzeichnet, daß das dünne Ha!bleitergebit:t eine Dicke von höchstens 200 A und eine den Leitfähigkeitstyp bestimmende Verunreinigungskonzentration von höchstens 5 χ 1018Atomen/cm3 aufweist.
7. Bauelement nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß das dünne Halbleitergebiet ein implantiertes Gebiet ist.
8. Bauelement nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß voneinander getrennte gut leitende Teilbereiche des Basisgebietes sich in der Nähe des Emitter-Basis-Überganges unterhalb der voneinander getrennten Kollektorkontaktgebiete befinden, welche gut leitenden Teilbereiche die Injektion von Minoritätsladungsträgern aus dem Emittergebiet und die unterhalb der Kollektorkontaktgebiete liegenden Teile des Basisgebietes herabsetzen.
9. Bauelement nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß ein schmaler, gut leitender Teil des Basisgebietes sich in der Nähe des Küllektorgebietes befindet und von dem Emitter-Basis-Übergang getrennt ist, welcher schmale gut leitende Teil dazu dient, das an dem Kollektor-Basis-Übergang von der Sperrspannung erzeugte elektrische Feld zu konzentrieren.
10. Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß die eine Halbleiterstruktur einen Feldeffekttransistor mit einer Source-Elektrode, einer Drain-Elektrode und einem Kanal, die an die Oberfläche grenzen, enthält, wobei der Kanal eine flache Oberflächenschicht vom ersten Leitfähigkeitstyp in einem Teil vom einen Leitfähigkeitstyp des Halbleiterkörpers ist
11. Bauelement nach Anspruch 10, dadurch gekennzeichnet, daß die Source-Elektrode und die Drain-Elektrode ein Source-Elektrodengebiet bzw. ein Drain-Elektrodengebiet aufweisen, weiche Elektrodengebiete vom ersten Leitungstyp sind und sich in einem Teil vom entgegengesetzten Leitungstyp des Halbleiterkörpers erstrecken und die mit einem Source-Anschluß bzw. einem Drain-Anschluß verbunden sind.
12. Bauelement nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die flache Oberflächenschicht ein Halbleitergebiet ist, das durch implantierte Verunreinigungen vom ersten Leitfähigkeitstyp erzeugt wird.
13. Bauelement nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß ein Teil des Drain-Anschlusses einen benachbarten Teil der schwebenden leitenden Schicht überlappt, um die Injektion der Ladungsträger vom ersten Typ zu fördern.
14. Bauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die erste und die zweite Halbleiterstruktur ein gemeinsames Halbleitergebiet besitzen.
DE2235533A 1971-07-28 1972-07-20 Halbleiterbauelement mit einem Ladungsspeicherelement Expired DE2235533C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB3540071A GB1392599A (en) 1971-07-28 1971-07-28 Semiconductor memory elements

Publications (3)

Publication Number Publication Date
DE2235533A1 DE2235533A1 (de) 1973-02-08
DE2235533B2 true DE2235533B2 (de) 1977-10-06
DE2235533C3 DE2235533C3 (de) 1978-06-22

Family

ID=10377308

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2235533A Expired DE2235533C3 (de) 1971-07-28 1972-07-20 Halbleiterbauelement mit einem Ladungsspeicherelement

Country Status (9)

Country Link
US (1) US3952325A (de)
JP (1) JPS523279B1 (de)
AU (1) AU474357B2 (de)
CA (1) CA960365A (de)
DE (1) DE2235533C3 (de)
FR (1) FR2147308B1 (de)
GB (1) GB1392599A (de)
IT (1) IT964778B (de)
NL (1) NL173105C (de)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1374231A (en) * 1972-05-08 1974-11-20 Signetics Corp Integrated circuit devices
CA1040321A (en) * 1974-07-23 1978-10-10 Alfred C. Ipri Polycrystalline silicon resistive device for integrated circuits and method for making same
DE2445079C3 (de) * 1974-09-20 1981-06-04 Siemens AG, 1000 Berlin und 8000 München Speicher-Feldeffekttransistor
DE2513207C2 (de) * 1974-09-20 1982-07-01 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
DE2638730C2 (de) * 1974-09-20 1982-10-28 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
DE2812049C2 (de) * 1974-09-20 1982-05-27 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
US4087795A (en) * 1974-09-20 1978-05-02 Siemens Aktiengesellschaft Memory field effect storage device
US3987474A (en) * 1975-01-23 1976-10-19 Massachusetts Institute Of Technology Non-volatile charge storage elements and an information storage apparatus employing such elements
DE2560220C2 (de) * 1975-03-25 1982-11-25 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
US4070667A (en) * 1975-11-03 1978-01-24 General Electric Company Charge transfer analog-to-digital converter
US4070652A (en) * 1975-11-14 1978-01-24 Westinghouse Electric Corporation Acousto-electric signal convolver, correlator and memory
US4080718A (en) * 1976-12-14 1978-03-28 Smc Standard Microsystems Corporation Method of modifying electrical characteristics of MOS devices using ion implantation
US4161039A (en) * 1976-12-15 1979-07-10 Siemens Aktiengesellschaft N-Channel storage FET
US4302764A (en) * 1976-12-30 1981-11-24 International Business Machines Corporation Nondestructive read-out dynamic memory cell
DE2706155A1 (de) * 1977-02-14 1978-08-17 Siemens Ag In integrierter technik hergestellter elektronischer speicher
US4197144A (en) * 1978-09-21 1980-04-08 General Electric Company Method for improving writing of information in memory targets
US4262298A (en) * 1979-09-04 1981-04-14 Burroughs Corporation Ram having a stabilized substrate bias and low-threshold narrow-width transfer gates
JPS56150871A (en) * 1980-04-24 1981-11-21 Toshiba Corp Semiconductor device
US5243210A (en) * 1987-02-21 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US5359573A (en) * 1992-06-19 1994-10-25 Lattice Semiconductor Corporation Flash E2 PROM array with mingle polysilicon layer memory cell
JPH08506693A (ja) * 1992-06-19 1996-07-16 ラティス・セミコンダクター・コーポレイション 単層の多結晶シリコン層を有するフラッシュe▲上2▼promセル
US5418390A (en) * 1993-03-19 1995-05-23 Lattice Semiconductor Corporation Single polysilicon layer E2 PROM cell
US5539233A (en) * 1993-07-22 1996-07-23 Texas Instruments Incorporated Controlled low collector breakdown voltage vertical transistor for ESD protection circuits
JP3878681B2 (ja) 1995-06-15 2007-02-07 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US5777361A (en) * 1996-06-03 1998-07-07 Motorola, Inc. Single gate nonvolatile memory cell and method for accessing the same
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6137721A (en) * 1998-04-01 2000-10-24 National Semiconductor Corporation Memory device having erasable frohmann-bentchkowsky EPROM cells that use a plate-to-floating gate coupled voltage during erasure
US6141246A (en) * 1998-04-01 2000-10-31 National Semiconductor Corporation Memory device with sense amplifier that sets the voltage drop across the cells of the device
US6137722A (en) * 1998-04-01 2000-10-24 National Semiconductor Corporation Memory array having Frohmann-Bentchkowsky EPROM cells with a reduced number of access transistors
US6137723A (en) * 1998-04-01 2000-10-24 National Semiconductor Corporation Memory device having erasable Frohmann-Bentchkowsky EPROM cells that use a well-to-floating gate coupled voltage during erasure
US6118691A (en) * 1998-04-01 2000-09-12 National Semiconductor Corporation Memory cell with a Frohmann-Bentchkowsky EPROM memory transistor that reduces the voltage across an unprogrammed memory transistor during a read
US6130840A (en) * 1998-04-01 2000-10-10 National Semiconductor Corporation Memory cell having an erasable Frohmann-Bentchkowsky memory transistor
US6055185A (en) 1998-04-01 2000-04-25 National Semiconductor Corporation Single-poly EPROM cell with CMOS compatible programming voltages
US6157574A (en) * 1998-04-01 2000-12-05 National Semiconductor Corporation Erasable frohmann-bentchkowsky memory transistor that stores multiple bits of data
US6081451A (en) * 1998-04-01 2000-06-27 National Semiconductor Corporation Memory device that utilizes single-poly EPROM cells with CMOS compatible programming voltages
US6348711B1 (en) * 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
JP2000223590A (ja) * 1999-02-04 2000-08-11 Sony Corp ゲート電荷蓄積形メモリセル
US6614692B2 (en) * 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6700818B2 (en) 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US7123532B2 (en) 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7484329B2 (en) 2003-11-20 2009-02-03 Seaweed Bio-Technology Inc. Technology for cultivation of Porphyra and other seaweeds in land-based sea water ponds
US7102191B2 (en) * 2004-03-24 2006-09-05 Micron Technologies, Inc. Memory device with high dielectric constant gate dielectrics and metal floating gates
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7535765B2 (en) 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
CN1838323A (zh) 2005-01-19 2006-09-27 赛芬半导体有限公司 可预防固定模式编程的方法
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
EP1746645A3 (de) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Speicherzellenanordnung mit sub-minimalem Wortleitungsabstand und Verfahren zu deren Herstellung
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7221138B2 (en) 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US20070087503A1 (en) * 2005-10-17 2007-04-19 Saifun Semiconductors, Ltd. Improving NROM device characteristics using adjusted gate work function
US20070102789A1 (en) * 2005-11-09 2007-05-10 International Business Machines Corporation Bipolar transistor and back-gated transistor structure and method
US7352627B2 (en) 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7638835B2 (en) 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP2013077780A (ja) * 2011-09-30 2013-04-25 Seiko Instruments Inc 半導体記憶装置及び半導体記憶素子
US9040929B2 (en) 2012-07-30 2015-05-26 International Business Machines Corporation Charge sensors using inverted lateral bipolar junction transistors
CN111668126B (zh) * 2019-03-07 2023-04-25 西安电子科技大学 一种化合物misfet器件热空穴效应的测试结构及表征方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3462657A (en) * 1968-03-07 1969-08-19 Gen Electric Protection means for surface semiconductor devices having thin oxide films therein
US3728695A (en) * 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array

Also Published As

Publication number Publication date
AU474357B2 (en) 1976-07-22
DE2235533A1 (de) 1973-02-08
AU4483272A (en) 1974-01-24
FR2147308B1 (de) 1976-08-13
NL173105B (nl) 1983-07-01
NL173105C (nl) 1983-12-01
CA960365A (en) 1974-12-31
GB1392599A (en) 1975-04-30
NL7210169A (de) 1973-01-30
FR2147308A1 (de) 1973-03-09
IT964778B (it) 1974-01-31
US3952325A (en) 1976-04-20
JPS523279B1 (de) 1977-01-27
DE2235533C3 (de) 1978-06-22

Similar Documents

Publication Publication Date Title
DE2235533C3 (de) Halbleiterbauelement mit einem Ladungsspeicherelement
DE19733975B4 (de) Speicherzelle und Verfahren zum Programmieren sowie Verfahren zum Lesen derselben
DE2326751C3 (de) Halbleiterbauelement zum Speichern und Verfahren zum Betrieb
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE69609313T2 (de) Halbleiterfeldeffektanordnung mit einer sige schicht
DE2654728A1 (de) Programmierbarer festwertspeicher und verfahren zu seiner herstellung
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE2838907A1 (de) Verfahren zum programmieren einer igfet-speicherzelle
DE2412699A1 (de) Halbleiteranordnung
DE3009719A1 (de) Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
DE2341899C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE3244488A1 (de) Elektrisch programmierbarer permanenter speicher
DE112008000721B4 (de) Hetero-BiMOS-Injektionssystem, dessen MOS-Transistor und ein Verfahren zum Bereitstellen eines Hetero-BiMOS-Injektionssystems
DE4401470A1 (de) Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung
DE10249009A1 (de) Halbleitervorrichtung
DE2734509A1 (de) Integrierte halbleiterschaltung
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2923365A1 (de) Feldeffekttransistor zur bildung einer speicherzelle und verfahren zur herstellung desselben
EP0088399B1 (de) Spannungsfester MOS-Transistor für höchstintegrierte Schaltungen
DE2947920C2 (de) Bauelement in I&amp;uarr;2&amp;uarr; L-Schaltungstechnik
DE2643948C2 (de) In einer Matrix angeordnete Speicher-FETs und Verfahren zu ihrer Herstellung
DE2235502A1 (de) Elektrolumineszierende halbleiteranordnung
DE3686906T2 (de) Feldeffekttransistor.

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee