DE2237559B2

DE2237559B2 - Monolithically integrated circuit arrangement for voltage stabilization

Info

Publication number: DE2237559B2
Application number: DE2237559A
Authority: DE
Inventors: Wolfgang Dipl.-Ing. Hoehn; Harald Schilling
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1972-07-31
Filing date: 1972-07-31
Publication date: 1974-10-10
Also published as: GB1401745A; JPS4959250A; DE2237559A1; FR2195003B1; DE2237559C3; JPS5645167B2; IT992655B; FR2195003A1

Description

Die Erfindung geht um einer monolithisch m'.egrierten Schaltungsanordnung zur SpannungssUihl· sierung aus. wie sie aus »Proceedings of the IFIi . De/ember 1M6¹). Seiten 21K0 2181, insbesondere Fig. 2. bekannt ist. Diese bekannte Schaltungsanoru nung ist in Fig. I der beigefügten Zeichnung dargestellt, wobei zusätzlich ein Anlaufwiderstand eingezeichnet ist.The invention is based on a monolithic, integrated circuit arrangement for voltage isolation. as they are from Proceedings of the IFIi. De / ember 1M6 ¹ ). Pages 21K0 2181, in particular Fig. 2. is known. This known Schaltungsanoru voltage is shown in Fig. I of the accompanying drawings, wherein a starting resistor is also shown.

Die bekannte Stabilsierungssehaltung hestehi au. dem Refercnzelement Z, dessen Spannung U. die /w stabilisierende Spannung darstellt. Der durch das k; ferenzelement fließende Strom wird im wesentlichen vom Widerstandswert des Widerstandes R\ bestirrrü'. der als Emitterwiderstand des npn-Transistors 7 geschaltet ist. Cher den als Diode geschalteten pnp-Transistor T₁₁. dessen Kollektor-Emitter-Strecke <\en Kollektor des npn-Transistors T mit dem positiven Pol der Versorgungsspannungsquelle U_H verbindet, und den pnp-Transistor /',. dessen Basis-Emiuer-Strecke der Basis-EmiUcr-Strecke des npn-Transistors T_n parallelgeschaltet ist. wird gewährleistet, daß ein dem Kollektorstrom des npn-Transistors T ylci eher Strom auch über den Kollektor des pnp-Transistors T, und somit durch das Refcrenzclemenl Z fließt.The well-known stabilization approach hestehi au. the Refercnzelement Z, the voltage of the U. w / illustrating stabilizing voltage. The one through the k; The current flowing in the reference element is essentially determined by the resistance value of the resistor R \ . which is connected as the emitter resistor of the npn transistor 7. Cher the pnp transistor T ₁₁ connected as a diode. whose collector-emitter path <\ en connects collector of the NPN transistor T connected to the positive pole of the supply voltage source U _H, and the pnp transistor / ',. whose base Emiuer path is connected in parallel to the base EmiUcr path of the npn transistor T _n . it is ensured that a current rather than the collector current of the npn transistor T ylci also flows through the collector of the pnp transistor T, and thus through the reference element Z.

Der Widerstand /?,, der das Rcferenzclemcnt mit dem positiven Pol der Versorgungsspannungsqucllc verbindet, dient als Anlaufwiderstand, um bei Hinschalten der Versorgungsspannungsquelle zu gewahrleisten, daß die Stabilisierungsschaltiing in den stabilisierenden Zustand gelangt. Wie ersichtlich, weist sie nämlich ein bistabiles Verhalten auf mit einem niehtstabilisierenden als zweitem der bistabilen Zustände. Anstatt des Anlaufwiderstandes kann auch eine mittels Impulsen arbeitende Anlaufeinrichtung vorgesehen sein.The resistance /? ,, which the reference clemcnt with the positive pole that connects the supply voltage source, serves as a starting resistor to switch on the supply voltage source to ensure that the stabilization circuit in the stabilizing State. As can be seen, it has a bistable behavior with a non-stabilizing one as the second of the bistable states. Instead of the starting resistor, a means can also be used Pulse-working start-up device may be provided.

Wie ersichtlich, macht die in Fig. 1 gezeigte bekannte Schaltung für die beiden pnp-Transistorcn von dem aus »IEEE Journal of Solid-State Circuits«, VoI SC-4, Juni 1969, Seite 114, F i g. 8, bekannten Prinzip einer Konstantstromquelle Gebrauch. Durch die französische Patentschrift 2 038 759 ist die Verwendung eines Anlaufwiderstandes in einer Schaltungsanordnung zur Spannungsstabilisierung an sich bc kannt. Diese Schaltungsanordnung unterscheidet sich von der Schaltungsanordnung nach Fig. 1 nur durd die Verwendung einer Reihenschaltung aus Wider stand und Diode an Stelle des als Diode geschalteter pnp-Transistors T₀.As can be seen, the known circuit shown in FIG. 1 for the two pnp transistors of the "IEEE Journal of Solid-State Circuits", Vol SC-4, June 1969, page 114, FIG. 8, well-known principle of constant current source use. The use of a starting resistor in a circuit arrangement for voltage stabilization is known per se from the French patent specification 2 038 759. This circuit arrangement differs from the circuit arrangement according to FIG. 1 only durd the use of a series connection of opposing stand and diode instead of the pnp transistor T ₀ connected as a diode.

/ur Spannungsversorgung monolithisch integricrier ScrutlHingsanordnungen läßt sich die bekannte Schaltungsanordnung dahingehend erweitern, daß nicht nur ein einziges Referenzelement, sondern eine Serienschaltung mehrerer Referen/elemente verwendet wird, wodurch man den jeweiligen V crbindungspunkten der einzelnen Refcren/elemente unterschiedlich große stabilisierte Spannungen abnehmen kann Als Referenzelemente dienen hierbei in bekannter Weise als Dioden geschaltete Transistoren, die entweder in Flußrichtung oder in Sperrichtung bis ins Abbruchgebiet betrieben sind./ ur power supply monolithic integricrier ScrutlHing arrangements can be the well-known Expand circuit arrangement in such a way that not just a single reference element, but one Series connection of several references / elements used is, whereby the respective connection points of the individual references / elements are different large stabilized tensions can decrease as reference elements serve here in known Way as diode-connected transistors, which are either in the forward direction or in the reverse direction up are operated in the demolition area.

Die Erfindung bezieht sich somit auf eine monolithisch integrierte Schaltungsanordnung zur Spannungsstabilisierung mit einer Reihenschaltung von Rcferenzelementen als Stabilisierelemente, an der mehrere stabilisierte Spannungen abgreifbar sind, fernet mit einem npn-Transistor, dessen Basis am Ahmiffpunkt der kleinsten /u stabilisierenden Spannune. Jessen Emitter über einen Widerstand am Schal· iuiigsnullpunkt und dessen Kollektor _:m Basis und Kollektor eines als Diode geschalteten ersten pnp-I ransistors liegt, dessen Emitter an der Versorgungs- -pannungsquelle angeschlossen ist, ferner mit einem Anlaufwiderstand, der den Abgriff der kleinsten zu stabilisierenden Spannung mit der Versorgungsspaniiungsquelle verbindet oder mit einer mittels Impulsen arbeitenden Anlaufeinrichtung, und schließlich mit einem zweiten pnp-Transistor. dessen Kollektor an der Reihenschaltung von Referenzelementen. 'Jessen Emitter an der Versorgungsspannungsquelle und dessen Basis an der Basis des ersten pnp-Transistors angeschlossen ist.The invention thus relates to a monolithically integrated circuit arrangement for voltage stabilization with a series connection of reference elements as stabilization elements, at which several stabilized voltages can be tapped off, with an npn transistor whose base is at the base of the smallest / u stabilizing voltage. Its emitter is connected to the switching zero point via a resistor and its collector _{: the} base and collector of a first pnp transistor connected as a diode, the emitter of which is connected to the supply voltage source, furthermore with a starting resistor that taps off the smallest stabilizing voltage with the supply voltage source or with a starting device working by means of pulses, and finally with a second pnp transistor. its collector on the series connection of reference elements. The emitter is connected to the supply voltage source and its base is connected to the base of the first pnp transistor.

Die Schaltungsanordnung weist jedoch den Nachteil auf, daß die Stabilisierung der abgreifharen Spannungen erst einsetzt, wenn die Versorgungsspannung etwas größer ist als die höchste zu stabilisierende Spannung. Es ist häufig erforderlich, daß die kleinste /u stabilisierende Spannung nach Anlegen der Versorgungsspannung möglichst frühzeitig einsetzt, um Grundfunktionen der integrierten Schajtung sofoit betriebsfähig zu machen. Die Spannungsstabilisierungsschaltung der genannten Art weist den weiteren Nachteil auf, daß kurzzeitige Absenkungen der Versorgungsspannung, wie sie beispielsweise in Bordnetzen von Fahrzeugen und Flugzeugen häufig auftreten, die Stabilisierungsfunktion der Reihenschaltung außer Betrieb setzen kann, wodurch sämtliche zu stabilisierenden Spannungen ausfallen.The circuit arrangement, however, has the disadvantage that the voltages that can be tapped off are stabilized only starts when the supply voltage is slightly higher than the highest to be stabilized Tension. It is often necessary that the lowest / u stabilizing voltage is applied after the supply voltage has been applied Starts as early as possible in order to sofoit the basic functions of the integrated Schajtung to make operational. The voltage stabilization circuit of the type mentioned has the other Disadvantage that brief drops in the supply voltage, as they often occur, for example, in on-board networks of vehicles and aircraft, the stabilization function of the series connection can be put out of operation, whereby all to be stabilized Tensions fail.

Es ist daher Aufgabe der Erfindung, eine Schaltungsanordnung zur Spannungsstabilisierung der genannten Art so auszubilden, daß die mittels der Reihenschaltung zu stabilisierenden Spannungen jeweils so lange stabilisiert bleiben, wie die Versorgungsspannung jeweils oberhalb des zu stabilisierenden Wertes liegt. Mit anderen Worten soll also mit der Erfindung eine Spannungsstabilisicrungsschaltung geschaffen werden, bei der alle diejenigen zu stabilisierenden Spannungen noch vorhanden sind, die bei Absinken der Vcrsorgungsspannung unterhalb des abgesunkenen Wertes liegen.It is therefore the object of the invention to provide a circuit arrangement to train the voltage stabilization of the type mentioned so that the means of the series connection The voltages to be stabilized remain stabilized as long as the supply voltage is above the value to be stabilized in each case. In other words, with the invention A voltage stabilization circuit can be created in which all those to be stabilized Voltages are still present, which when the supply voltage drops below the dropped Worth lying.

Dies wird bei einer Schaltungsanordnung der genannten Art crfindungsgemäß dadurch erreicht, daß jeder Abgriffpunkt der Reihenschaltung über die Kollektor-Emittcr-S'.rccke je eines weiteren pnp-Transistors mit dem positiven Pol der Versorgungstpannungsquelle verbunden ist und daß die Basen der weiteren pnp-Transistorcr an den Basen des ersten und des /weiten pnp-1 ransistors angeschlossen sintIn a circuit arrangement of the type mentioned, this is achieved according to the invention in that each tapping point of the series connection via the collector-emitter-S'.rccke each of a further pnp transistor is connected to the positive pole of the supply voltage source and that the bases of the another pnp transistorcr at the bases of the first and the wide pnp-1 transistor is connected

Durch diese Ausbildung wird erreicht, daß jede ζThis training ensures that every ζ

stabilisierende Spannung so lange aufrechterhalte!maintain stabilizing tension for so long!

bleibt, wie die Versorgungsspannung nicht unter deiremains as the supply voltage is not below the

/u stabilisierenden Wert absinkt. Dies ergibt den Vor teil, daß in einer mit der erfindungsgemäßen Schal tungsanordnung ausgerüsteten integrierten Schaltunj beispielsweise vorhandene Speicherfunktionen s( lange ungestört bleiben, wie die Versorgungsspan/ u stabilizing value decreases. This gives the before part that in one equipped with the circuit arrangement according to the invention integrated Schaltunj For example, existing storage functions (remain undisturbed for a long time, such as the supply voltage

ic nung nicht unter die kleinste zu stabilisierende Span nung absinkt.ic tion not below the smallest span to be stabilized voltage drops.

Die erfindungsgemäß ausgebildete Schaltungsan· Ordnung zur Spannungsstabilisierung läßt sich besonders vorteilhaft dadurch realisieren, daß sämtliche pnp-Transistoren als ein einziger Lateraltransistor mil mehreren Kollektoren ausgebildet werden. Hierbei läßt sich dieser Lateraltransistor vorteilhaft derart ausbilden, daß im Zentrum der Basiszone die Emittei/one streifenförmig angeordnet ist. daß die einzelneu Kollektorzonen entlang dem Umfang der Emitter/one und dieser gegenüberliegend angeordnet sind und daß die mit dem Abgriff der kleii;.»ten zu stabilisierenden Spannung verbundene Kollektorzone zusätzlich die übrigen Kollektorzonen in Form eines ge- >ehlossenen Rahmens umgreift.The circuit arrangement designed according to the invention Order for voltage stabilization can be particularly advantageously realize that all pnp transistors as a single lateral transistor mil multiple collectors can be trained. This lateral transistor can advantageously be used in this way train that in the center of the base zone the Emittei / one is arranged in strips. that the individual collector zones along the perimeter of the emitter / one and these are arranged opposite one another and that those with the tap of the small;. »th to be stabilized Collector zone connected to voltage, the remaining collector zones in the form of a > enclosed frame.

Wie im folgenden noch ausführlich erläutert werden wird, kann der einzige Lateraltransistor vorteilhaft jedoch auch so ausgebildet werden, daß im Zentrum der Basiszone die Emitterzone streifenförmig angeordnet ist. daß die Kollektorzone des ersten, des zweiten und des zum Abgriff der kleinsten zu stabilisierenden Spannung gehörenden pnp-Transistors entlang dem Umfang der Emitterzone und dieser gegenüberliegend angeordnet sind, daß die mit der zweitgrößten zu stabilisierenden Spannung verbundene Kollektorzone der Kolleklorzone des zweiten pnp-Transistors, ohne der Emitterzone gegenüberzuliegen, gegenüberliegend angeordnet ist, daß die mit der drittgrößten zu stabilisierenden Spannung verhundenc Kollektorzone der mit der zweitgrößten zu stabilisierenden Spannung verbundenen Kollektorzone, ohne der Emitterzone gegenüberzuliegen, gegenüberliegend angeordnet ist usw. bis zur mit der zweitkleinsten zu stabilisierenden Spannung verbundenen Kollektorzone und daß die mit der kleinsten zu stabilisierenden Spannung verbundene Kollektorzone zusätzlich die übrigen Kollektorzonen in Form eines geschlossenen Rahmens umgreift.As will be explained in detail below, the single lateral transistor can be advantageous however, they can also be designed so that the emitter zone in the center of the base zone is strip-shaped is arranged. that the collector zone of the first, the second and the one to tap the smallest to be stabilized Voltage belonging pnp transistor along the circumference of the emitter zone and this opposite are arranged that the voltage associated with the second largest to be stabilized Collector zone of the collector zone of the second pnp transistor without facing the emitter zone, is arranged opposite that with the third largest voltage to be stabilized connectedc Collector zone of the collector zone connected to the second largest voltage to be stabilized, without being opposite the emitter zone, opposite is arranged, etc. up to the voltage associated with the second smallest voltage to be stabilized Collector zone and that the collector zone connected to the lowest voltage to be stabilized additionally encompasses the remaining collector zones in the form of a closed frame.

Beide erwähnten vorteilhaften Ausbildungen des Lateraltransistors eignen sich für den angegebenen Zweck besonders gut. wenn die der Emitterzone gegenüberliegenden Randteile der Kollektorzonen untereinander gleich lang sind.Both mentioned advantageous embodiments of the lateral transistor are suitable for the specified Purpose especially good. when the edge parts of the collector zones opposite to the emitter zone are below one another are the same length.

Die Erfindung wird nun an Hand der in der Zeichnung dargestellten weiteren Fig. 2 bis ft näher erläutert. The invention will now be based on the in the drawing illustrated further Fig. 2 to ft explained in more detail.

Fig. 2 zeigt die erfindungsgemäße Schaltungsanordnung zur Spannungsstabilisierung in ihrer allgemeinen Form;Fig. 2 shows the circuit arrangement according to the invention for voltage stabilization in their general form;

Fig. 3 zeigt eine erfindungsger.iäße Schaltungsanordnung zur Spannungsstabilisierung für zwei zu stabilisierende spannungen;3 shows a circuit arrangement according to the invention for voltage stabilization for two to be stabilized tensions;

Fig. 4 zeigt die Anordnung der einzelnen Zonen der pnp-Transistoren nach einer vorteilhaften Ausführungsform; 4 shows the arrangement of the individual zones of the pnp transistors according to an advantageous embodiment;

Fig. 5 zeigt die Anordnung der Zonen der pnp-Transisloren nach einer anderen vorteilhaften Ausführungsform, und5 shows the arrangement of the zones of the pnp transistors according to another advantageous embodiment, and

■(■ (

Hg. (ι zeigt ilk· sich aus don Auslühriingsformen nach ilen F ig. 4 und 5 ergebende Anordnung der Zonen dei pnp-'I ransistoren für die Schaltung nach I-ig. 3.Ed. (1 shows itself from the Auslühriingsformen according to ilen fig. 4 and 5 resulting arrangement of the zones the pnp-'I transistors for the circuit after I-ig. 3.

Die Fig. 2 zeigt die erfindiingsgemäßc Schaltungsanordnung zur Spannungsstabilisieiung in ihrer allgemeinen Form. Die Zusammenschaltung der beiden pnp-Transistoren /,, und 7 ',. des Anlaufwiderstandes H2. des npn-'l ransistors 7 und des F.miltcrwideiStandes R\ ist mit derjenigen von Fig. I identisch, wahrend das Rcfercn/elcment Z nach Fig. I durch die Serienschallnngder Referenzelemente Z₁. Z.... Z„ , und Z₁₁ ersetzt ist. Hierbei ist die Reihenfolge der Numerierung der Bauelemente derart gewählt, daß das Referenzelemenl Z₁ mit dem Kollektor des zweiten pnp-Transistors /', verbunden ist, wahrend das letzte Referenzelcment Z„ der Reihenschaltung am Schaltungsnullpunkt angeschlossen ist.2 shows the circuit arrangement according to the invention for voltage stabilization in its general form. The interconnection of the two pnp transistors / ,, and 7 ',. of the starting resistance H2. of the npn-'l ransistors 7 and the F.miltcrwideiStandes R \ is identical to that of Fig. I, while the Rcfercn / elcment Z of Fig. I by the Serienschallnngder reference elements _Z1. Z .... Z ", and Z _{11 is} replaced. The order of the numbering of the components is chosen so that the reference element Z _{1 is} connected to the collector of the second pnp transistor / ', while the last reference element Z ″ of the series circuit is connected to the circuit zero point.

An der Reihenschaltung dieser Referenzelemente können nun soviel stabilisierte Spannungen abgegriffen werden, wie der Anzahl der Referenzelemcnte entspricht. In Fig. 2 sind diese Spannungen mit den Bezugs/eichen C,,. i.',_;... U „ >. (/„, , und (7,„ eingetragen, und zwar wird die jeweilige Spannung, vom Kollektor des zweiten pnp-Transistors T₁ her gesehen, jeweils vor dem Refcrenzelcment desselben Indexes abgenommen.As many stabilized voltages as corresponds to the number of reference elements can now be tapped from the series connection of these reference elements. In Fig. 2, these voltages are denoted by the reference symbols C ,,. i. ', _; ... U ">. (/ ",, And (7,"), namely the respective voltage, seen from the collector of the second pnp transistor T ₁ , is taken off in each case before the reference element of the same index.

Zur Lösung des der Erfindung zugrundeliegenden und oben dargestellten Problems ist nun in erfindungsgcmäßer Weise jeder Abgriffpunkt der Reihenschaltung der Referenzelemente, also jeder Verbindungspunkt zweier benachbarter Referenzelemente. über einen weiteren pnp-Transistor mit dem positiven Pol 4- der Vers()rgungsspannungsi|uelle ll_h verbunden, und zwar liegt der Kollektor dieses jeweiligen Transistors am entsprechenden Abgreifpunkt, der F^;.mitter an der Versorgungsspannungsquclle U₁₁ und die Basis an den Basen des ersten und zweiten pnp-Transistors /„ bzw. T₁. Somit ist die Hasis-F.mitter-Strecke des jeweiligen weiteren pnp-Transistors den Basis-Hmilter-Strecken des ersten und zweiten pnp-Transistors parallelgeschaltet.In order to solve the problem on which the invention is based and described above, each tapping point of the series connection of the reference elements, that is to say each connection point of two adjacent reference elements, is now in accordance with the invention. Connected via a further pnp transistor to the positive pole 4- of the verse () rgungsspannungsi | uelle 11 _h , namely the collector of this respective transistor is at the corresponding tapping point, the F ^; .mitter to the supply voltage source U ₁₁ and the base to the bases of the first and second pnp transistor / "or T ₁ . Thus, the Hasis-F.mitter path of the respective further pnp transistor is connected in parallel to the base-Hmilter path of the first and second pnp transistor.

Im einzelnen ist am Vcrbindungspunkt der Referenzelemente Z₁ und Z₂ der Kollektor des weiteren pnp-Transistors 7 . angeschlossen, oder anders ausgedrückt der Kollektor des weiteren pnp-Transistors ist. vom Kollektor ties zweiten pnp-Transistors /', her gesehen, vor -lern jeweiligen Referenzelement gleichen Indexes angeschlossen.In detail, the collector of the further pnp transistor 7 is at the connection point of the reference elements Z ₁ and Z _2. connected, or in other words, the collector of the further pnp transistor. from the collector ties the second pnp transistor / ', seen before, connected before learning the respective reference element of the same index.

So ist der Kollektor des weiteren pnp-Transistors T_n ,vordem Referenzelement Z₁₁..-, angeschlossen, d. h. also am Verbindungspunkt dieses Referenzelcmentes mit dem in der Fig. 2 nicht dargestellten Referenzelement Z_n .,. Die letzten beiden weiteren pnp-Transistorn T_n , und T_n sind demzufolge an den Verbindungspunkten zwischen den Refercnzelementcn Z_n , und Z_n , bzw. Z_n , und Z_n angeschlossen.The collector of the further pnp transistor T _{n is connected} in front of the reference _{element Z 11} ..-, that is to say at the connection point of this reference element with the reference element Z _n . The last two further pnp transistors T _n and T _n are consequently connected to the connection points between the reference elements Z _n and Z _n , or Z _n and Z _n .

Für die zeichnerische Darstellung der Referenzelemcnte Z,... Z_n in Fi g. 2 wurden die Symbole für Z-Diodcn und Dioden gewählt, um anzudeuten, daß beide Arten von Bauelementen zur Bildung der Reihenschaltung der Referep-elemente herangezogen werden können. Hierbei sind die Dioden dann in Flußrichtung und die Z-Dioden in Sperrichtung gcpoH. Im einzelnen sind die Referenzelemente Z₁. Z. als Flußdioden dargestellt, während die Referenzelemente Ζ,,.-«, Z_n , und Z_n als Z-Dioden angegeben sind. Diese gewählte Reihenfolge ist jedoch willkürhch. und es kann jede andere beliebige Reihenlolgc gewählt werden, wobei allerdings das letzte Refeienzelement Z_n eine /-Diode bzw. keine Fliißdiodc sein sollte, damit der Strom im Widerstand Rl besser ein stellbar ist.For the graphic representation of the reference elements Z, ... Z _n in Fi g. 2 the symbols for Zener diodes and diodes were chosen to indicate that both types of components can be used to form the series connection of the reference elements. The diodes are then in the forward direction and the Zener diodes in the reverse direction gcpoH. In detail, the reference elements are Z ₁ . Z. shown as flux diodes, while the reference elements Ζ ,, .- «, Z _n , and Z _n are specified as Z-diodes. However, this chosen order is arbitrary. and any other arbitrary series can be selected, although the last reference element Z _{n should be} a / -diode or no Fliißdiodc, so that the current in the resistor R1 is better adjustable.

Die I i g. ? zeigt die aus der allgemeinen Form der erlindungsgemäßen Schaltungsanordnung zur Slabilisiei ling nach Fig. 2 abgeleitete Schaltungsanordnung tür zwei /Μ stabilisierende Spannungen (Z₁, und f/, ..The I i g. ? shows the circuit arrangement for two / Μ stabilizing voltages (Z ₁ , and f /, ..

ίο Die Reihenschaltung der Refereirzelcniente besteht im vorliegenden Fall aus der Reihenschaltung der beiden Relercnzelemenle Z₁ und Z.. für die die Z-Dioden-Symbole gewählt wurden.ίο The series connection of the reference center consists in the present case of the series connection of the two Relercnzelemenle Z ₁ and Z .. for which the Z-diode symbols were selected.

Die Reihenschaltung der Referenzelemente weistThe series connection of the reference elements has

»5 somit einen ein/igen Abgnlfpunkt auf. an dem die stabilisierte Spannung (/,. abgegriffen wird. Diesel Punkt ist in erfindimgsgemaßer Weise liner die Kollektor! '.mittel -Strecke des weiteren prip-Transislors 7 , nut dem positiven Pol der Versorgungsspannungs-»5 thus has a single starting point. on which the stabilized voltage (/ ,. is tapped. Diesel Point is liner in inventive way the collector! Middle line of the further prip transistor 7, only the positive pole of the supply voltage

»o quelle </,, verbunden. Die spezielle Verdopplung der übrigen Bauelemente tier Fig. .1 ist mit derjenigen der F i g. 2 identisch.»O source </ ,, connected. The special doubling of the other components tier Fig. 1 is with that of the F i g. 2 identical.

Während in den Fig. I bis 3 die erfindungsgemäße Schaltungsanordnung zur Spannungsstabilisierung als Schaltbild dargestellt winde, zeigen die Fig. 4 bis (1 i'vn Grundriß eines vorteilhaften Aufbaus der pnp-Transistoren in der monolithisch integrierten Schaltung. Hierbei ist es besonders vorteilhaft, wenn die pnp- Transistoren als ein «'inziger Lateraltransistor mit der entsprechenden Anzahl von einzelnen Kollektoren realisiert werden.While in Figs. I to 3 the invention Circuit arrangement for voltage stabilization shown as a circuit diagram, FIGS. 4 to (1 i'vn plan of an advantageous structure of the pnp transistors in the monolithic integrated circuit. It is particularly advantageous if the pnp transistors as a "'inziger lateral transistor the corresponding number of individual collectors.

Die Eigenschaften, der Aufbau und die Wirkungsweise solcher Lateraltransistoren ist aus »Proceedinps of the IEEE«. Dezember I Wi4. Seiten 1491 bis 1495.The properties, structure and mode of operation of such lateral transistors is from »Proceedinps of the IEEE ". December I Wi4. Pages 1491 to 1495.

an sich bekannt. Man versteht unter einem Lateraltransistor einer monolithisch integrierten Schaltung einen Transistor, dessen vom Emitter über die Basis zum Kollektor fließender Strom im wesentlichen parallel zur llauptohcrflächc der integrierten Schaltung fließt, wahrend im Gegensatz hierzu die üblicherweise in monolithisch integrierten Schaltungen gebildeten Transistoren einen Kollektor-Emitter-Strompfad senkrecht zu dieser Oberfläche aufweisen.known per se. A lateral transistor is understood to be a monolithic integrated circuit a transistor whose current flowing from the emitter via the base to the collector is essentially parallel to the front surface of the integrated circuit flows, while, in contrast, those usually formed in monolithic integrated circuits Transistors have a collector-emitter current path perpendicular to this surface.

Solche Lateraltransistoren sind insbesondere dazu geeignet. pnp-Transistorcn in monolithisch integrierte Schaltungen, die üblicherweise npn-Transistorcn mit dem erwähnten vertikalen Stromfluß aufweisen, zu realisieren. Hierzu werden im übliche. *eise n-lcitenden. meist durch epitaktisches Aufwachsen gebildeten Gebiet der monolithisch integrierten Schaltung zunächst durch Einbringen der sog. Isolationsdiffusion einzelne voneinander durch p-leitendes Material getrennte Gebiete erzeugt.Such lateral transistors are particularly suitable for this. pnp-Transistorcn in monolithically integrated Circuits which usually have npn transistors with the aforementioned vertical current flow, too realize. This is done in the usual. * iron n-lcitenden. mostly formed by epitaxial growth area of the monolithic integrated circuit initially by introducing the so-called insulation diffusion, individual ones separated from one another by p-conductive material Areas generated.

Diese durch pn-Ühergänge voneinander getrennten (jebiete können nun entweder zum Aufbau eines npn-Transistors oder zum Aufbau eines lateralen pnp-1 ransistors benutzt werden. Hierbei ist das n-leitende Gebiet als Kollektor des npn-Transistors wirksam oder als Basis des Lateraltransistors. Mittels de> beim npn-Transistor die Basiszone bildenen Eindiffusion von p-Leitung erzeugenden Verunreinigunger werden beim Lateraltransistor die p-leitenden Ge biete für die Emitterzone und die Kollektorzone er zeugt, die an der Halbleiteroberfläche nebcneinande in vorgeschriebenem Abstand angeordnet sind. Hier hei kann die Anordnung der Kollektorzone nach de erwähnten Litcraturstclle so gewählt werden, daß sii die Emitterzone als geometrisch geschlossene FornThese areas, separated from each other by pn transitions, can now either be used to build a npn transistor or to build a lateral pnp-1 transistor. Here is the n-type Area effective as the collector of the npn transistor or as the base of the lateral transistor. Using de> In the case of the npn transistor, the base zone forms the diffusion of impurities that produce p-line the p-conducting Ge areas for the emitter zone and the collector zone are in the lateral transistor which are arranged next to each other at a prescribed distance on the semiconductor surface. here In other words, the arrangement of the collector zone can be chosen according to the literature mentioned above so that it sii the emitter zone as a geometrically closed shape

imgreift.imgives.

Die Verwendung von mehreren nach Art einer liehrfachkonstantstromquclle zusam mengeschal tc-Ifcn pnp-Transistoren in einer integrierten Schaltung kit an sich ebenfalls bereits bekannt, vgl. »IF.HE Journal of Sold-State Circuits«, April 1V72. Seiten 105 ftf·. III. insbesondere Fig. 9 auf Seite 107. Diese Fi- |tn zeigt eine streifenförmig ausgebildete Emitterzone, um die herum die einzelnen Kollcktor/onen angeordnet sind.The use of several tc-Ifcn in the manner of a multiple constant current source pnp transistors in an integrated circuit kit also already known per se, see »IF.HE Journal of Sold-State Circuits ", April 1V72. Pages 105 ftf. III. in particular Fig. 9 on page 107. This fi | tn shows a strip-shaped emitter zone, around which the individual Kollcktor / onen arranged are.

Abweichend von diesem Aufbau eines I.atcraltransistors mit mehreren Kollektoren ist der Lateraltransistor zur Realisierung der erfindungsgemaßcn Stabilisicrungsanordnung so aufgebaut, daß entsprechend den in den Fig. 4 bis (S gezeigten unterschiedlichen Ausführungsformen zwar einzelne der Kollektoren entlang der ebenfalls streifenförmig ausgebildeten Emitterzone E und dieser gegenüberliegend angeordnet sind, daß jedoch die eine dieser Kollektorzonen, nämlich die Kollektorzone C_n des mit der kleinsten zu stabilisierenden Spannung i/„ verbundenen weiteren pnp-Transistors T_n. sowohl der Emitterzone E gegenüberliegend angeordnet ist. als auch die übrigen Kollektorzonen rahmenartig mil dem Teil C_n umgreift.Notwithstanding this structure, a I.atcraltransistors with multiple collectors of the lateral transistor is constructed so as to realize the erfindungsgemaßcn Stabilisicrungsanordnung that corresponding to the true individual in Figs. 4 to (S shown different embodiments of the panels along the likewise strip-shaped emitter region E and the opposite are arranged, however, that one of these collector zones, namely the collector zone C _n of the further pnp transistor T _n connected to the lowest voltage to be stabilized, is arranged opposite both the emitter zone E and the other collector zones in a frame-like manner with the part C _n encompasses.

Die in Fig. 4 gezeigte Ausfiihrungsform des Lateraltransistor zeigt im einzelnen zunächst die die ganze Struktur rahmchartig umgebende, durch die erwähnte .iolationsdiffusion entstandene Isolierzone /. Innerhalb dieser Isolierzone befindet sich die Basiszone D, die am rechten Rand mit dem Basiskontakt B' verschen ist. Die gestrichelt gezeichnete Linie deutet die Ausdehnung der unterhalb der einzelnen Zonen im Halbleiterkörper angeordneten sogenannten vergrabenen Schicht (Buried Layer) RL an, die bekanntlich zur Reduzierung von Bahnwiderständen dient.The embodiment of the lateral transistor shown in FIG. 4 initially shows in detail the insulating zone which surrounds the entire structure in a frame-like manner and is created by the above-mentioned ionization diffusion. Within this isolation zone is the base zone D, which is shared with the base contact B ' on the right edge. The dashed line indicates the extent of the so-called buried layer RL which is arranged below the individual zones in the semiconductor body and which, as is known, serves to reduce track resistances.

Im Zentrum der Basiszone ist die mit nach rechts gerichteter Schraffierung gezeichnete streifenförmigc Emitterzone £,'zu sehen, um die herum die einzelnen nach links schraffierten Kollektorzonen angeordnet sind, und zwar in der Weise, daß entsprechend dem über die einzelnen Kollektoren fließenden Strom ein mehr oder weniger kleiner Teil der Kollektorzone der Emitterzone gegenüberliegt. Durch die Randlänge des der Emitterzone gegenüberliegenden Teils der jeweiligen Kollektorzone wird nämlich der Wert des über den Kollektor fließenden Stroms bestimmt.In the center of the base zone, the hatching drawn to the right is in the form of a strip Emitter zone £, 'to see around which the individual to the left hatched collector zones are arranged, in such a way that corresponding to the A more or less small part of the collector zone of the current flowing through the individual collectors Opposite emitter zone. By the edge length of the part of the respective In the collector zone, the value of the current flowing through the collector is determined.

Die Anordnung der Kollektorzonen C₁,... C_n , ist im Ausführungsbeispiel der F i g. 4 an sich beliebig. So ist etwa die Kollektorzone C₀ des ersten pnp-Transistors T_n derart ausgebildet, daß sie das eine Ende der Emitterzone E U-förmig umgreift, während die Kollektorzonen C₁... C_n _, ebenfalls streifenförmig ausgebildet sind und der Emitterzone jeweils gegenüberliegen. The arrangement of the collector zones C ₁ , ... C _n , is in the embodiment of FIG. 4 in itself arbitrary. Thus the collector region C is about ₀ formed of the first pnp transistor T _s such that it is U-shaped grasps the one end of the emitter region E, while the collector regions C ₁ ... C _n _ also strip-shaped and the emitter region in each case opposite.

Die Kollektorzone C_n, die die übrigen Kollektorzonen rahmenförmig mit dem Teil C_n umgreift, ist im Ausführungsbeispiel nach Fig. 4 derart ausgebildet, daß sie zwei Anteile aufweist, mit denen sie der Emitterzone E gegenüberliegt und somit Strom von dieser Emitterzone übernehmen kann. Diese Ausbildung ist jedoch nicht zwingend vorgeschrieben, sondern es ist auch möglich, diese Kollektorzone nur mit einem einzigen Teilgebiet zu versehen, das der Emitterzone E gegenüberliegt.The collector zone C _n , which surrounds the remaining collector zones in a frame-like manner with the part C _n , is designed in the exemplary embodiment according to FIG. 4 in such a way that it has two portions with which it faces the emitter zone E and can thus accept current from this emitter zone. However, this design is not mandatory, but it is also possible to provide this collector zone with only a single sub-area which is opposite the emitter zone E.

Wie ersichtlich, enthält der Lateraltransistor nach Fig. 4 sechs einzelne Kollektorzonen. Somit ist die Kollcktorzonc C_n ., mit der Koilektorzone C,. die Kollektorzone C_n , mit der Kollektotzonc C, und di< Koilektorzone C_n mit der Koilektorzone C, identisch welche Bczugszeichen in Klammern beigefügt sind Die Wirkungsweise der erfindungsgemaßen Schal tungsanordnung zur Stabilisierung mit der Realisic rungsform für den Lateraltransistor nach Fig. 4 be steht darin, daß bei Absinken der Vorsorgungsspan nung U₁₁ unter den Wert einer der zu stabilisierender Spannungen, beispielsweise bei Absinken der VersorAs can be seen, the lateral transistor according to FIG. 4 contains six individual collector zones. Thus the Kollcktorzonc C _n ., With the Koilektorzone C ,. the collector _{zone C n} , with the collector zone C, and di <Koilektorzone C _n with the Koilektorzone C, identical which reference symbols are attached in brackets that when the supply voltage U ₁₁ drops below the value of one of the voltages to be stabilized, for example when the supply drops

ίο gungsspannung unter den Wert der zu stabilisierender Spannung //,,. die Kollcktor-F.mitter-Spannung de; zugehörigen ersten pnp-Transistors Γ, zwar zusam menbritht und somit in dem Kcfercnzclemcnt Z_x keir Strom mehr fließt, jedoch über die weiteren pnp-ίο supply voltage below the value of the voltage to be stabilized // ,,. the Kollcktor-F.mitter voltage de; associated first pnp transistor Γ, although together menbritht and thus in the Kcfercnzclemcnt Z _x no current flows, but via the other pnp-

'S Transistoren 7',. . T_n noch Strom in den restlicher Teil der Reihenschaltung der Rcferen/clemente eingespeist wird, so daß lediglich die stabilisierte Spannung L\, nicht mehr vorhanden ist. Hierbei entsprich! das erwähnte Zusammenbrechen der Kollektor-'S transistors 7' ,. . T _n current is still fed into the remaining part of the series circuit of the Rcferen / clemente, so that only the stabilized voltage L \ , is no longer present. Here correspond! the aforementioned collapse of the collector

ao Emitter-Spannung des zweiten pnp-Transistors T_x einer Betriebsweise, in der dieser Transistor gesättigt ist und der Sättigungsstrom wegen der sperrenden Wirkung der Buried Layer seitlich über die Isolationszone /um Substrat der integrierten Schaltung abflie- ao emitter voltage of the second pnp transistor T _{x of} an operating mode in which this transistor is saturated and the saturation current due to the blocking effect of the buried layer flows laterally over the isolation zone / around the substrate of the integrated circuit.

*5 ßen würde, wenn nicht der rahmenförmigc Teil C₁₁ der Kollektorzone C₁₁ den Sättigungsstrom des jeweiligen Transistors übernähme. Die Ausbildung der Erfindung gemäß Fig. 4 geht hierbei somit von der Erkenntnisaus, den Sättigungsstrom durch die erwähnte Ausbildung mindestens dem Rcfercnzclcmcnt der kleinsten zu stabilisierenden Spannung wieder zuzuführen, was dadurch geschieht, daß der Kollektor des bzw. der in Sättigung geratenen Transistors bzw. Transistoren dann als Emitter für denjenigen Teil des* 5 would SEN, if not the rahmenförmigc part of the collector region ₁₁ C C ₁₁ would take over the saturation current of the respective transistor. The design of the invention according to FIG. 4 is based on the knowledge that the saturation current is fed back through the aforementioned design at least to the reference of the smallest voltage to be stabilized, which occurs because the collector of the transistor or transistors that have become saturated then as an emitter for that part of the

Rahmens C_n wirkt, der diesem nun als Emitter wirkenden Kollektor gegenüberliegt.Frame C _n acts, which is opposite this now acting as an emitter collector.

Bei weitcrem eventuellen Absinken der Versorgungsspannung U„ können somit zwar nacheinander weitere zu stabilisierende Spannungen außer Betrieb gesetzt werden, jedoch werden immer nur diejenigen ausfallen, deren Wert größer als die abgesunkene Versorgungsspannung ist. während die restlichen aufrechterhalten bleiben.In the event of a further possible drop in the supply voltage U " , further voltages to be stabilized can thus be put out of operation one after the other, but only those will fail whose value is greater than the reduced supply voltage. while the rest are maintained.

Durch den Ausfall des in den nicht mehr stabilisierendcn Referenzelementen fließenden Stromes ändert sich bei Absinken der Versorgungsspannung naturgemäß der Gesamtstrom in der Reihenschaltung der Referenzelemente derart, daß die weiteren Referenzelemente Z,... Z_n., mit Ausnahme des zur kleinsten zu stabilisierenden Spannung gehörenden Referenzelementes Z_n von unterschiedlichen Strömen durchflossen werden, während der Strom durch das Referenzelement Z_n konstant bleibt. Dies führt insbesondere bei den Flußdioden auf Grund von deren Kennlinienverlauf zu einer Änderung der stabilisierten Spannung, die je nach der verlangten Güte der Stabilisierung nachteilig sein kann.Due to the failure of the current flowing in the no longer stabilizing reference elements, when the supply voltage drops, the total current in the series connection of the reference elements naturally changes in such a way that the further reference elements Z, ... Z _n ., With the exception of the lowest voltage to be stabilized Reference element Z _n are traversed by different currents, while the current through the reference element Z _n remains constant. In particular in the case of the flux diodes, due to their characteristic curve, this leads to a change in the stabilized voltage, which can be disadvantageous depending on the quality of the stabilization required.

Um diesen Nachteil zu vermeiden, ist es zweckmäßig, die Kollektorzonen der Transistoren T₁... T_n In order to avoid this disadvantage, it is advisable to use the collector zones of the transistors T ₁ ... T _n

βο nach der in Fi g. 5 gezeigten Art anzuordnen. Hierbei ist im Gegensatz zur Anordnung nach Fi g. 4 nur noch die Koilektorzone C_n des ersten pnp-Transistors, die Kollektorzone C₁ des zweiten pnp-Transistors und die Koilektorzone C_n des mit der kleinsten zu stabüisierenden Spannung U verbundenen Transistors der Emitterzone E gegenüberliegend angeordnet. Dagegen sind die übrigen Kollektorzonen C₂..- C_n., flächenmäßig derart »hintereinandereeschaltet«, daßβο after the in Fi g. 5 to be arranged. In contrast to the arrangement according to FIG. 4 only the coil zone C _{n of} the first pnp transistor, the collector _{zone C 1 of} the second pnp transistor and the coil zone C _n of the transistor connected to the lowest voltage U to be stabilized are arranged opposite of the emitter zone E. In contrast, the remaining collector zones C ₂ ..- C _n ., Are "connected one behind the other" in terms of area in such a way that

mc. iiiisgehenil vnti ili-r kollektnrzone ( , des /weilen Transistors, entsprechend dem jeweiligen Index aufeinanderfolgen. mc. iiiisiegenil vnti ili-r kollektnrzone (, of the present transistor, according to the respective index.

Im ein/einen ist die Knilektorzone C, des /weiten ρηρ-Ί ransistors Y₁ in gleicher Weise wie die Knlleklor/one C des ersten pnp-Transistors '/'„derart eingeordnet, duK diese beiden Kollektorzonen jeweils d;is eine binde der slreifenformigen Emitterzone E U-förmig umgreifen. Die Koüektor/one C₁ des zweiten pnp-Transistors wird dann von der Kollektorzone C des mit der /weithöchsten /u stabilisierenden Spannung U₁, verbundenen Transistors /', wiederum U-förmig umgriffen, welche U-formig umgreifende Anordnung bis zur Kollektor/one C_n , des mit der zweitkleinsten zu stabilisierenden Spannung U„, , verbundenen Transistors T„ , fortgesetzt ist.On the one hand, the Knilektorzone C, of the / wide ρηρ-Ί transistor Y _{1 is arranged} in the same way as the Knlleklor / one C of the first pnp transistor '/'"in such a way that these two collector zones are each d; is a binding of the Wrap around the slreifenformigen emitter zone E in a U-shape. The coil / one C _{1 of} the second pnp transistor is then encompassed in a U-shape by the collector zone C of the transistor / 'connected to the / far highest / u stabilizing voltage U ₁ , which U-shaped encompassing arrangement up to the collector / one C _n , of the transistor T " connected to the second lowest voltage to be stabilized U", ", is continued.

Im Ausführungsbeispiel der Fig. 5 ist gegenüber dem von Fig. 4 noch eine weitere Knilektorzone angegeben, nämlich die Kollcktnrzone (',. so daß dieser Lateraltransistor sieben Kollektor/onen entsprechend sieben /u stabilisierenden Spannungen aufweist. Demzufolge entspricht die Kollektorzone C_n ■ der Kollektorzone C₄, die Kollcktorzorie C_n , der Kollektorzone C, und die Kollektorzone C_n der Kollektorzone C_h, welche Bezugszeichen wiederum wie bei Fig. 4 in Klammern beigefugt sind.In the embodiment of Fig. 5 is compared with the not specified further Knilektorzone of Fig. 4, namely the Kollcktnrzone ( '. So that this lateral transistor ones corresponding to seven / u stabilizing voltages having seven collector /. Accordingly, corresponding to the collector region C _n ■ the collector region C _4, C Kollcktorzorie _n, the collector region C, and the collector region of the collector region C _n C _h, which are in turn enclosed with reference numerals as in Fig. 4 in parenthesis.

Durch die spezielle Anordnung der einzelnen Kollektorzonen als flachenmäßige »Hintereinanderschaltung« wird erreicht, daß der in der Anordnung nach Fig. 4 bei Sättigung sofort zum Kollektor C_n fließende Sättigungsstrom zunächst von der benachbarten Kollektorzone übernommen wird, da der Kollektor des in Sättigung geratenen Transistors dann seinerseits als Emitter wirkt. Durch die entsprechende räumliche Hintereinanderanordnung und die Tatsache, daß bei Absinken der Versorgungsspannung U_R die einzelnen zu stabilisierenden Spannungen zwangsweise nacheinander ausfallen und somit auch die zugeordneten pnp-Transistoren nacheinander in Sättigung geraten, setz! sich der Effekt der jeweiligen Stromübernahme von der einen zur anderen Kollektorzone, beginnend bei der Kollektorzone C₁. bis zur Kollektorzone C_n , fort.The special arrangement of the individual collector zones as a flat "series connection" ensures that the saturation current flowing _{immediately to the collector C n in the arrangement according to FIG} in turn acts as an emitter. Due to the corresponding spatial arrangement one behind the other and the fact that when the supply voltage U _{R drops,} the individual voltages to be stabilized inevitably fail one after the other and thus the assigned pnp transistors also become saturated one after the other. the effect of the respective current transfer from one collector zone to the other, starting with the collector zone C ₁ . to the collector zone C _n , continued.

Somit wird aber der Reihenschaltung der Referenzelemente bei Insättigunggeraten der einzelnen pnp-Transistoren kein Strom entzogen, sondern der Sättigungsstrom des in Sättigung geratenen Transistors fließt der Reihenschaltung über die Kollektorzone des benachbarten Transistors wieder zu. Damit treten aber innerhalb der Reihenschaltung der Referenzelemente bei Ausfall einzelner zu stabilisierender Spannungen keine Strom änderungen auf, so daß die noch wirksamen stabilisierten Spannungen durch den Ausfall der übrigen keine Änderung erfahren.However, the series connection of the reference elements is thus avoided when the individual elements become saturated No current is drawn from pnp transistors, but rather the saturation current of the transistor that has become saturated flows back to the series circuit via the collector zone of the adjacent transistor. In order to but occur within the series connection of the reference elements in the event of failure of individual elements to be stabilized Voltages no current changes, so that the still effective stabilized voltages through the Failure of the others did not experience any change.

Aufbauend auf der oben erwähnten Erkenntnis geht die weitere Ausbildung der Erfindung somit noch einen Sehritt weiter und erweitert das Prinzip der Nutzbarmachung des ohne diese Maßnahme zum Substrat abfließenden Sättigungsslromes auf jeden der pnp-Transistoren unter Ausnahme des den rahmcnförmigen Teil aufweisenden Transistors.Building on the above-mentioned knowledge, the further development of the invention is therefore still possible a step further and expands the principle of utilizing the without this measure to the Saturation current flowing away from the substrate to each of the pnp transistors with the exception of the frame-shaped Part having transistor.

Obwohl im Ausführungsbeispiel nach Fig. 5 die flächenmäßig hintereinander angeordneten einzelnenAlthough in the exemplary embodiment according to FIG. 5, the individual areas arranged one behind the other in terms of area

ίο Kollektorzonen U-formig sich umgreifend dargestellt sind, ist diese Ausbildung nicht zwingend. Ebenso ware eine Anordnung denkbar, bei der jeweils die eine Kollcktorzonc als Streifen hinter der anderen angeordnet ist. Es muß lediglich gewährleistet sein, daß die nachgeordneten Kollektorzonen der Emitterzone /■" nicht direkt gegenüberliegen, sondern nur über die jeweils vorausgehende Kollektorzone.ίο U-shaped collector zones shown encompassing each other this training is not mandatory. An arrangement would also be conceivable in which one Kollcktorzonc is arranged as a strip behind the other. It only has to be guaranteed that the downstream collector zones of the emitter zone / ■ "are not directly opposite, but only via the respective preceding collector zone.

Die übrigen Einzelheiten des Ausführungsbeispiels nach F i g. 5 sind die gleichen wie bei F i g. 4. So weistThe remaining details of the exemplary embodiment according to FIG. 5 are the same as in FIG. 4. So wise

ao auch das Ausführungsbeispiel nach Fig. 5die Isolierzone /, die Basiszone B, die vergrabene Schicht BL und den Basiskontakt B' auf.also the exemplary embodiment according to FIG. 5, the insulating zone /, the base zone B, the buried layer BL and the base contact B ' .

In Fig. ft ist schließlich die aus den Fig. 4 und 5 abzuleitende Anordnung für die Schaltung nachFinally, FIG. 7 shows that from FIGS. 4 and 5 arrangement to be derived for the circuit according to

«5 Fig. 3 gezeigt. Hierbei ist von vornherein gewährleistet, daß die Kollektorzone des mit der kleinsten zu stabilisierenden Spannung U_t2 verbundenen Transistors nach Art der Fi g. 5 flächenmäßig nach der Kollektorzone des zur höchsten zu stabilisierenden Spannung t/,, gehörenden Transistors T₁ angeordnet ist. Im übrigen entspricht die Fig. 6 der Fig. 5.«5 Fig. 3 shown. This ensures from the outset that the collector _{zone of the} transistor connected to the lowest voltage U t2 to be stabilized is in the manner of FIG. 5 is arranged in terms of area after the collector zone of the transistor T ₁ belonging to the highest voltage to be stabilized t / ,,. Otherwise, FIG. 6 corresponds to FIG. 5.

Besonders vorteilhafte Verhältnisse ergeben sich, wenn bei den Ausführungsbeispielen nach den Fi g. 4 bis 6 die der Emitterzone gegenüberliegenden Randteile der jeweiligen Kollektorzonen untereinander gleich lang sind, da dann in den einzelnen Transistoren jeweils gleiche Ströme fließen. Dies ist in Fig. 6 hinsichtlich dieser Abmessungen berücksichtigt, bei der die Randlängen entsprechend diese. Lehre gezeichnet sind, wobei berücksichtigt ist, daß in den gestrichelt gezeichneten Eckbezirken selbstverständlich keine Injektion zur jeweiligen Kollektorzone hin auftritt.Particularly advantageous conditions result when in the exemplary embodiments according to FIGS. 4th to 6 the edge parts of the respective collector zones opposite one another from the emitter zone are of the same length, since the same currents then flow in the individual transistors. This is in Fig. 6 with respect to these dimensions are taken into account, with the edge lengths corresponding to these. Teaching drawn are, taking into account that it goes without saying that in the corner areas shown in dashed lines no injection occurs towards the respective collector zone.

Obwohl in den Fig. 4 bis 6 die Emitterzone als rechteckiger schmaler Streifen gezeigt ist, ist diese Ausbildung keineswegs zwingend. So kann selbstverständlich die Emitterzone auch in Form eines mehr oder weniger stark gekrümmten Streifens oder auch in Form einer abgeknickten Linienführung vorgesehen werden. Die diesbezügliche Ausbildung der Emitterzone kann somit an Hand des jeweiligen Anwendungsfalles ausgewählt und der für den Lateraltransistor zur Verfügung stehenden Fläche der integrierten Schaltung angepaßt werden.Although the emitter zone is shown as a rectangular narrow strip in FIGS. 4 to 6, it is Training is by no means mandatory. So, of course, the emitter zone can also be in the form of one more or less strongly curved strip or in the form of a kinked line will. The related formation of the emitter zone can thus be based on the respective application selected and the area available for the lateral transistor of the integrated Circuit to be adapted.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

I. Monolithic integrated circuit arrangement for voltage stabilization with a series connection of references / elements as stabilization elements, at which several stabilized voltages can be tapped, furthermore with an npn transistor whose base is at the tap point of the smallest voltage to be stabilized, whose emitter via a resistor at the circuit zero point and whose collector is connected to the base and collector of a first pnp transistor connected as a diode, the emitter of which is connected to the supply voltage source, furthermore »5 with a starting resistor that connects the tap of the smallest voltage to be stabilized with the supply voltage source, or with a by means of impulses starting device and finally with a second pnp- a ° transistor whose collector is connected to the series connection of reference elements, whose emitter is connected to the supply voltage source and whose base is connected to the base of the first pnp transistor. characterized. * 5 that each tapping point of the series circuit is connected via the collector-emitter path of a further pnp transistor (7 \ .. T _n ) to the positive pole (+) d «.r supply voltage source (U _R ) and that the bases the other pnp transistors are connected to the bases of the first ( T ₁₁ ) and the second pnp-fransi sector (T ₁ ).

2. Circuit arrangement according to claim 1, characterized in that all pnp transistors (T ₁₁ ... T _n ) are designed as a single lateral _{transistor with several collectors (C 11} -C _n ) .

3. Circuit arrangement according to claim 2, characterized in that the lateral transistor is designed such that the emitter zone (K) is arranged in a strip shape in the center of its base zone (ß). that the individual collector _{zones (C 11} ... C _n ) are arranged along the circumference of the emitter zone and opposite to it and that the collector zone (C _n ) connected to the tap of the smallest voltage to be stabilized (U _in ) also includes the remaining collector zones (C _n ... C _,) encompasses in the form of a closed frame (C _n).

4. Circuit arrangement according to claim 2, characterized in that the lateral transistor is designed such that the emitter zone (E) is arranged in a strip-like manner in the center of the base zone (B) _{, that the collector zones (C 0} , C ₁ , C _n ) of the first, of the second and the pnp transistor (T _n , T ₁ , T _n ) belonging to the tapping of the smallest voltage to be stabilized ( U _iH ) are arranged along the circumference of the emitter zone and opposite this, so that the one with the second largest voltage to be stabilized (t /, ₂₎ collector region of the collector region connected to the second pnp transistor (T, is arranged opposite _1), without the emitter region oppose that the "collector region) connected to the (C" with the third largest to be stabilized voltage (U, _j) of the with the second largest voltage to be stabilized connected collector / one (CJ. without the emitter zone gcEenüber / u-Sn lying opposite is disordered, etc. to / ^ with de / by far smallest to be stabilized smnnun « W ,) ve connected collector / onc (F ) Äß the collector- »one connected with the smallest stabilizing voltage WJ (C 1 additionally the remaining collector zones j ,, form 'of a closed boom (CJ um-

? Circuit arrangement according to Claim 3 or 4, characterized in that the Em.tterzöneV) opposite edge parts of all

Collector zones (C C _n ) equal to one another

are long.