DE2327671B2

DE2327671B2 - Circuit arrangement for suppressing interference pulses

Info

Publication number: DE2327671B2
Application number: DE19732327671
Authority: DE
Inventors: Dieter 8900 Augsburg Karlstetter
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1973-05-30
Filing date: 1973-05-30
Publication date: 1975-04-03
Also published as: DE2327671A1; DE2327671C3

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Unterdrückung von Störimpulsen, die eine Impulslängenbewertung mit Hilfe einer monostabilen Kippstufe durchführt, deren Verzögerungszeit der längstmöglichen Störimpulsdauer gleicht.The invention relates to a circuit arrangement for suppressing interference pulses which evaluates the pulse length with the help of a monostable multivibrator, the delay time of which is equal to the longest possible interference pulse duration.

In Systemen der Nachrichten- und Datenverarbeitung, bei denen die zu verarbeitenden und zu übertragenden Signale Impulse sind, muß die Möglichkeit vorhanden sein, Nutzimpulse von Störimpulsen zu unterscheiden. Eine häufige Fehlerquelle in diesen Systemen sind Schnittstellen zwischen in Relaistechnik arbeitenden Anlagenteilen und Anlagenteilen mit elektronischen Bauelementen, die beispielsweise in integrierter Schaltkreistechnik aufgebaut sind, da die Betätigung der Relaiskontakte infolge von Kontaktprellungen zum Entstehen von Störimpulsen in Form von Prellimpulsen führen kann. Häufig entstehen Störungen jedoch auch auf Übertragungsstrecken, auf die Störimpulse eingestreut werden und dann empfangsseitig fälschlicher Weise wie Nutzimpulse bewertet werden. Da die Störimpulse in den meisten Fällen eine erheblich kürzere Dauer als die Nutzimpulse aufweisen, ist es insbesondere von Interesse, solche Impulse zu unterdrücken, die eine vorgegebene Mindestimpulsdauer nicht erreichen.In systems of message and data processing, in which the to be processed and to be transmitted Signals are impulses, the possibility must be available to transfer useful impulses from interference impulses differentiate. A frequent source of errors in these systems are interfaces between relay technology working system parts and system parts with electronic components, for example in integrated circuit technology, since the actuation of the relay contacts as a result of contact bounces can lead to the occurrence of interference pulses in the form of bounce pulses. Often arise Interferences, however, also on transmission lines on which interference pulses are interspersed and then on the receiving end incorrectly how useful pulses are evaluated. As the glitches in most Cases have a significantly shorter duration than the useful pulses, it is of particular interest to suppress pulses that do not reach a specified minimum pulse duration.

Es sind schon eine Reihe von Schaltungsanordnungen bekannt, die der Unterdrückung von nur kurze Zeitdauer aufweisenden Störimpulsen dienen. So ist beispielsweise in dem DBP 1144 338 eine Schaltungsanordnung beschrieben, die aus zwei in Kette geschalteten Teilverzögerungsschaltern in Form von monostabilen Kippstufen aufgebaut ist. Durch diese Schaltungsanordnung sollen einerseits Nutzsignale in Form von Spannungs- oder Stromwerten um eine vorbestimmte Zeitspanne verzögert werden, andererseits soll sichergestellt werden, daß nur solche Eingangssignale weitergegeben werden, die eine vorgeschriebene Zeitschwelle überschreiten. Als Nutzsignale sind hier Spannungs- oder Stromwerte angenommen, bei deren Auftreten die zuvor durch Anliegen des jeweils anderen Wertes sich in ihrem instabilen Zustand befindlichen monostabilen Kippstufen nach Ablauf der ihnen eigenen Verzögerungszeit in den stabilen Zustand zurückkehren, so daß infolge der Kettenschaltung nach Verstreichen der Summe der Verzögerungszeiten der ersten und der zweiten monostabilen Kippstufe am Ausgang der entsprechende Nutzsignalwert auftritt. Da ein Signalwertwechsel, der in den Verlauf der Verzögerungszeit der eingangsseitigen monostabilen Kippstufe fällt, was bedeutet, daß ein Störimpuls vorliegt, die monostabile Kippstufe sofort wieder in ihren instabilen Zustand bringt, wird vermieden, daß Störimpulse am Ausgang der Schaltungsanordnung ein entsprechendes Ausgangssignal zur Folge haben. Wollte man diese Schaltungsanordnung zur Weitergabe von Nutzsignalen in Form von Impulsen verwenden, die mitThere are already a number of circuit arrangements known that the suppression of only Short-term interfering pulses are used. For example, in DBP 1144 338 there is a Circuit arrangement described, which consists of two partial delay switches connected in a chain in the form of is made up of monostable multivibrators. By means of this circuit arrangement, on the one hand, useful signals be delayed by a predetermined period of time in the form of voltage or current values, on the other hand, it should be ensured that only those input signals are passed on that are prescribed Exceeding the time threshold. Voltage or current values are assumed as useful signals here, when they occur, the previously unstable due to the concern of the other value State located monostable flip-flops return to the stable state after expiry of their own delay time, so that as a result of the chain connection after the sum of the delay times of the first and the second monostable multivibrator at the output the corresponding useful signal value occurs. Since a signal value change, which falls in the course of the delay time of the input-side monostable multivibrator, which means that there is a glitch, the monostable multivibrator immediately returns to its unstable one Brings state, it is avoided that interference pulses at the output of the circuit arrangement a corresponding Result in an output signal. If you wanted this circuit arrangement for the transmission of useful signals use in the form of pulses with

ihrer einen Flanke den Übergang vom instabilen Zustand der monostabilen Kippstufe in ihren stabilen Zustand einleiten und mit ihrer anderen Flanke die Kippstufe wieder in ihren instabilen Zustand bringen, so würden ausgangsseitig Impulse auftreten, die jeweils um die Verzögerungszeit der monostabilen Kippstufe gegenüber den am Eingang angelegten Impulsen verkürzt sind. Ein unerwünschtes Ergebnis würde auch dann eintreten, wenn nach einer durchone of its flanks marks the transition from the unstable state initiate the monostable flip-flop in its stable state and with its other flank the Bring the flip-flop back into its unstable state, so on the output side pulses would occur, each the delay time of the monostable multivibrator compared to the pulses applied to the input are shortened. An undesirable result would also occur if after one through

Binärwertspeichers verbunden sind, dessen Ausgang mit einem Eingang der Exklusiv-ODER-Schaltung in Verbindung steht.Binary value memory are connected, the output of which is connected to an input of the exclusive OR circuit communicates.

In weiterer Ausgestaltung der Erfindung wird an-5 gegeben, wie die Sperrschaltung, die die Weitergabe der Nutzimpulse an den ausgangsseitigen Binärwertspeicher zeitweise unterbindet, im einzelnen, insbesondere im Hinblick auf die Realisierung in integrierter Schaltungstechnik, aufzubauen ist und die eine Flanke eines Nutzimpulses bewirkten Um- io welcher Schaltungsaufbau zu wählen ist, wenn es erschaltung der mononstabilen Kippstufe vom in- wünscht ist, die Schaltungsanordnung getaktet zu bestabilen Zustand ein Störimpuls auftreten würde, da treiben. Darüberhinaus wird angegeben, wie die erdessen eine Flanke dann wie die jeweils andere findungsgemäße Schaltungsanordnung zu ergänzen Flanke des Nutzimpulses bewertet würde, so daß der ist, wenn außer der Prüfung der Impulse auf eine ausgangsseitig abgegebene Impuls, je nachdem wie 15 vorgegebene Mindestlänge auch noch deren Amplilange der Störimpuls nach dem Erreichen der stabilen tude bezüglich eines unteren und eines oberen Grenz-Kipplage durch die monostabile Kippstufe auftritt, wertes bewertet werden soll.In a further embodiment of the invention, an-5 is given as the blocking circuit, which is the forwarding the useful pulses to the output-side binary value memory temporarily prevents, in particular, in particular with regard to the implementation in integrated circuit technology, is to be built and the one edge of a useful pulse caused the io which circuit structure is to be selected when it is switched of the monostable multivibrator is undesirable, the circuit arrangement clocked to the stable state, an interference pulse would occur because drift. In addition, it is specified how the instead then to supplement one edge like the other circuit arrangement according to the invention Edge of the useful pulse would be evaluated, so that if, in addition to checking the pulses for a Pulse emitted on the output side, depending on the minimum length specified as well as its amplitude the interference pulse after reaching the stable tude with regard to a lower and an upper limit tilt position occurs through the monostable multivibrator, the value is to be evaluated.

ebenfalls mehr oder weniger gegenüber der Länge Die erfindungsgemäße Schaltungsanordnung sowiealso more or less compared to the length The circuit arrangement according to the invention as well

des eigentlichen Nutzimpulses verkürzt wäre. ihre Varianten werden nachstehend an Hand von dreithe actual useful pulse would be shortened. their variants are illustrated below on the basis of three

Die erwähnte Verkürzung der von einer Schal- 20 Figuren näher erläutert.The aforementioned shortening of the 20 figures explained in more detail by a scarf.

tungssanordnung zur Unterdrückung von Störimpul- Die F i g. 1 zeigt ein erstes Ausführungsbeispiel derprocessing arrangement for the suppression of glitches The F i g. 1 shows a first embodiment of FIG

sen abgegebenen Nutzimpulse wird bei einer anderen erfindungsgemäßen Schaltungsanordnung; bekannten Schaltungsanordnung (DT-AS 11 86 502) Die F i g. 2 zeigt die Variante eines Teils der Schalvermieden. Bei dieser Schaltungsanordnung werden tungsanordnung gemäß Fig. 1, die zur Anwendung die Eingangssignale einerseits einer Verzögerungs- 25 kommt, wenn getakteter Betrieb vorgesehen ist. leitung andererseits einem ODER-Glied zugeführt. Die F i g. 3 zeigt ein Impulsdiagramm mit Impuls-Sen emitted useful pulses is in another circuit arrangement according to the invention; known circuit arrangement (DT-AS 11 86 502) The F i g. 2 shows the variant of part of the scarf avoided. In this circuit arrangement are processing arrangement according to FIG. 1, the application the input signals on the one hand a delay 25 comes if clocked operation is provided. line on the other hand fed to an OR gate. The F i g. 3 shows a pulse diagram with pulse

Vom Ausgang der beiden Schaltglieder gelangen sie verlaufen an markanten Schaltungspunkten der erin einem Falle verzögert, im anderen Falle unver- findungsgemäßen Schaltungsanordnung, zögert an die Eingänge eines UND-Gliedes, dessen Die in F i g. 1 dargestellte Schaltungsanordnung istFrom the output of the two switching elements, they run to distinctive switching points of the erin one case delayed, in the other case a circuit arrangement not in accordance with the invention, hesitates to the inputs of an AND gate, whose die in FIG. 1 is shown circuit arrangement

Ausgang, an dem die bewerteten Impulse abgenom- 30 in der Lage, sowohl solche Impulse zu unterdrücken, men werden, außerdem mit dem anderen Eingang deren Impulsdauer einen vorgegebenen Mindestwert des erwähnten ODER-Gliedes verbunden ist. Auf nicht überschreitet, als auch solche Impulse, die diese Weise ist gewährleistet, daß, sofern nach Ab- außerhalb eines vorgegebenen Signalwertbereichs lauf der Verzögerungszeit von der Anstiegsflanke liegen bzw. innerhalb desselben eine untere Grenze eines Eingangsimpulses aus gerechnet ein Impuls 35 nicht überschreiten. Zunächst wird jedoch nur auf noch anliegt, der in diesem Falle dann ein Nutz- den gestrichelt umrahmten Teil der Schaltungsanordimpuls ist, durch die Rückkopplung vom Ausgang
des UND-Gliedes zum Eingang des ODER-Gliedes
ein Ausgangssignal so lange aufrechterhalten wird,
bis auch die Abfallflanke des Nutzimpulses die Ver- 40
zögerungsleitung passiert hat. Da die Realisierung
von Verzögerungsleitungen für längere Verzögerungszeiten bekanntlich mit erheblichem baulichem
Aufwand verbunden ist, eignet sich diese bekannteOutput at which the evaluated pulses are able to suppress such pulses, and also to the other input whose pulse duration is connected to a predetermined minimum value of the mentioned OR element. On does not exceed, as well as such pulses that this way it is guaranteed that, provided that the delay time from the rising edge lies outside a predetermined signal value range or within the same a lower limit of an input pulse from calculated a pulse 35 does not exceed. Initially, however, there is only still applied, which in this case is a useful part of the circuit arrangement pulse framed by a dashed line, due to the feedback from the output
of the AND element to the input of the OR element
an output signal is maintained as long as
until the falling edge of the useful pulse also reaches the 40
delay line has happened. Because the realization
of delay lines for longer delay times is known to have considerable structural engineering
This is known to be suitable

Schaltungsanordnung für bestimmte Anwendungs- 45 ODER-Schaltung darstellen. Der negierte Eingang fälle nicht, insbesondere dann nicht, wenn sie in inte- des einen UND-Gliedes und nichtnegierte Eingang grierter Schaltungstechnik ausgeführt werden soll. des anderen UND-Gliedes bilden zusammen den45 Show circuit arrangement for specific application OR circuit. The negated input do not fall, especially not if they have an integral AND element and a non-negated input integrated circuit technology is to be executed. of the other AND element together form the

Aufgabe der Erfindung ist es daher, eine Schal- ersten Eingang des Exklusiv-ODER-Gliedes EO, der tungsanordnung zur Unterdrückung von Störimpul- mit dem Eingang E der Schaltungsanordnung in Versen anzugeben, die Nutzimpulse in ihrer Original- 50 bindung steht. Die jeweils anderen Eingänge der länge weitergibt und sich ihrer Konzeption ent- UND-Glieder bilden zusammen den zweiten Eingang sprechend insbesondere für den Aufbau in inte- des Exklusiv-ODER-Gliedes, der mit einem Ausgang, grierter Schaltungstechnik eignet. Diese Aufgabe wird hier dem Ausgang ~Ä in Verbindung steht. Auf diese bei einer Schaltungsanordnung zur Unterdrückung Weise dient die Exklusiv-ODER-Schaltung EO der von Störimpulsen der eingangs erwähnten Art da- 55 Verknüpfung der Binärwerte, die die einer Längendurch gelöst, daß sie eine Exklusiv-ODER-Schaltung bewertung dem Eingang E zugeführten Impulse beaufweist, die der Verknüpfung der Binärwerte, die
die einer Längenbewertung zugeführten Impulse bestimmen, mit den die am Ausgang der Schaltungsanordnung auftretenden Impulsen bestimmenden 60
Binärwerten dient, daß ihr einer Eingang mit dem
Sperreingang einer Sperrschaltung verbunden ist,
deren beiden Signaleingängen ebenfalls die die eingangsseitig zugeführten Impulse bestimmenden Binärwerte zugeführt werden und deren beide, jeweils der 65 einflußt werden kann, die während der Rückkehrzeit Weitergabe eines der beiden dieser Binärwerte der Kippstufe in ihren stabilen Zustand auftreten, so dienenden Ausgänge im einen Fall mit dem Setzein- daß nach jedem Auftreten einci derartigen Impulsgang, im anderen Fall mit dem Rücksetzeingang eines flanke jeweils die volle Verzögerungszeit bis zur Ab-The object of the invention is therefore to provide a switching first input of the exclusive-OR element EO, the processing arrangement for suppressing interference pulses with the input E of the circuit arrangement in verse, the useful pulses in their original 50 binding. The other inputs pass the length on and follow their concept. AND elements together form the second input, especially for the construction in an internal exclusive OR element, which is suitable with one output and integrated circuit technology. This task is connected here to the output ~ Ä . In this way, in a circuit arrangement for suppression, the exclusive-OR circuit EO is used to link the binary values of interference pulses of the type mentioned at the beginning, which are resolved by evaluating the pulses fed to input E in an exclusive-OR circuit instructs the linking of the binary values that
determine the pulses fed to a length evaluation, with the 60 determining the pulses occurring at the output of the circuit arrangement
Binary values that you have an input with the
The blocking input of a blocking circuit is connected,
whose two signal inputs are also supplied with the binary values determining the input-side pulses and both of which can be influenced by 65, which occur during the return time of one of the two binary values of the multivibrator in its stable state, so serving outputs in one case with the Set on- that after each occurrence such an impulse response, in the other case with the reset input of an edge, the full delay time until the

nung eingegangen, der der Unterscheidung von Störimpulsen und Nutzimpulsen der Impulsdauer nach dient.received the distinction between interference pulses and useful pulses according to the pulse duration serves.

Der erwähnte Teil der Schaltungsanordnung weist eine Exklusiv-ODER-Schaltung EO auf, die als integrierter Schaltungsbaustein dargestellt ist und aus zwei UND-Gliedern mit jeweils einem negierten Eingang besteht, deren Ausgänge die Eingänge für eineThe mentioned part of the circuit arrangement has an exclusive-OR circuit EO , which is shown as an integrated circuit module and consists of two AND gates, each with a negated input, the outputs of which are the inputs for one

stimmen mit den die am Ausgang der Schaltungsanordnung auftretenden Impulsen bestimmenden Binärwerten.agree with those at the output of the circuit arrangement occurring impulses determining binary values.

Der Ausgang der Exklusiv-ODER-Schaltung EO ist mit einem Eingang einer monostabilen Kippstufe MF verbunden. Bei dieser Kippstufe handelt es sich um eine sogenannte retriggerbare Kippstufe, die auch von solchen ihr zugeführten Impulsflanken be-The output of the exclusive OR circuit EO is connected to an input of a monostable multivibrator MF . This flip-flop is a so-called retriggerable flip-flop, which is also affected by such pulse edges fed to it.

deswegen keine Auswirkungen auf die monostabile Kippstufe und damit schließlich auf den Ausgang der Schaltungsanordnung haben, weil sie zum Einstellen eines Binärwertes führt, der dem zu diesem Zeit-5 punkt noch am Ausgang Z anstehend angenommen gleicht. Für die in diesem Falle am Eingang der Exklusiv-ODER-Schaltung EO anliegenden Eingangssignale ist also die Verknüpfungsbedingung nicht erfüllt, die Schaltung gibt kein die monostabile Kipptherefore have no effects on the monostable multivibrator and thus ultimately on the output of the circuit arrangement, because it leads to the setting of a binary value that is the same as that assumed at output Z at this point in time. For the input signals present at the input of the exclusive OR circuit EO in this case, the link condition is not met, the circuit does not give the monostable toggle

gabe eines entsprechenden Ausgangssignals verstreicht. giving a corresponding output signal elapses.

Ein Ausgang der monostabilen Kippstufe MF, hier der negierte Ausgang Q ist mit dem Sperreingang ES einer Sperrschaltung SP verbunden. Diese Sperrschaltung ist hier aus drei NAND-Gliedern Nl, N 2 und N 3 aufgebaut, von denen das NAND-Glied N1 lediglich als Negator ausgenutzt ist. Der Signaleingang ESi der Sperrschaltung SP ist einerseits an dieAn output of the monostable multivibrator MF, here the negated output Q, is connected to the blocking input ES of a blocking circuit SP. This blocking circuit is made up of three NAND elements N1, N 2 and N 3 , of which the NAND element N 1 is only used as an inverter. The signal input ESi of the blocking circuit SP is on the one hand to the

miteinander verbundenen Eingänge des NAND- ίο stufe M beeinflussendes Signal ab. Da die Verzöge-GliedesiVl andererseits an den einen Eingang des rungszeit T der monostabilen Kippstufe MF, die diese NAND-Gliedes N 3 angeschlossen. Der andere Ein- benötigt, um von ihrem instabilen Zustand in den gang des NAND-Gliedes N 3 ist mit dem einen Ein- stabilen Zustand zurückzuschalten, noch nicht vergang des NAND-Gliedes N 2 verbunden und steht strichen ist, bleibt am Eingang ES der Sperrschaltung außerdem mit dem Sperreingang ES der Sperrschal- 15 SP das Sperrsignal noch weiter erhalten, tung in Verbindung. Außerdem besteht eine Verbindung zwischen dem Ausgang des NAND-Gliedes Nl
und dem anderen Eingang des NAND-Gliedes N 2.
Zwischen den Ausgängen der NAND-Glieder N 2 Interconnected inputs of the NAND ίο stage M from influencing signal. Since the delay element on the other hand is connected to one input of the approximation time T of the monostable multivibrator MF, which this NAND element N 3 is connected. The other input is required to switch from its unstable state to the transition of the NAND element N 3 with the one unstable state, the NAND element N 2 has not yet passed and is deleted, remains at the input ES of the also further receive locking circuit to the inhibit input of the ES Sperrschal- SP 15, the blocking signal processing in connection. There is also a connection between the output of the NAND element Nl
and the other input of the NAND gate N 2.
Between the outputs of the NAND gates N 2

Die Anstiegsflanke des nachfolgenden Kontaktprellimpulses 2 hat wieder eine derartige Polarität, daß die Verknüpfungsbedingung der Exklusiv-ODER-Schaltung EO erfüllt ist und diese ein ent-The rising edge of the subsequent contact bounce pulse 2 again has such a polarity that the link condition of the exclusive-OR circuit EO is met and this is a result.

und N 3 und jeweils demjenigen Eingang dieser 20 sprechendes Signal an den Eingang der monostabilenand N 3 and in each case that input of these 20 speaking signal to the input of the monostable

NAND-Glieder, der entweder direkt oder über das als Inverter ausgenutzte NAND-Glied N1 mit dem Signaleingang ESi in Verbindung steht, ist über jeweils einen Kondensator C eine Verbindung vorhan-NAND element, which is connected to the signal input ESi either directly or via the NAND element N1, which is used as an inverter, is connected via a capacitor C in each case.

Kippstufe MF gibt. Diese wird auf Grund ihrer vorerwähnten Retriggerbarkeit, obwohl sie sich noch im Übergang vom instabilen Zustand zum stabilen Zustand befindet, derart beeinflußt, daß vom ZeitpunktTilt stage MF there. Due to its retriggerability as mentioned above, although it is still in the transition from the unstable state to the stable state, it is influenced in such a way that from the point in time

rungszeit verstreichen muß, bevor sie ihren stabilen Zustand erreicht. Die nachfolgende Abfallflanke des Kontaktprellimpulses 2 läßt wie diejenige des Kon-Polarität diemust elapse before it reaches its stable state. The following falling edge of the Contact bounce pulse 2 leaves the same as that of the con-polarity

den. Die beiden Kondensatoren C sind so bemessen, 25 des Auftretens der Anstiegsflanke des zweiten Kondaß sie eine Verzögerung bewirken, die auf die durch taktprellimpulses 2 an wieder die gesamte Verzögedie Exklusiv-ODER-Schaltung EO und die monostabile Kippstufe MF bedingte Verzögerung derart
abgestimmt ist, daß ein Binärwert am Sperreingangthe. The two capacitors C are dimensioned so that the occurrence of the rising edge of the second condass they cause a delay, the delay caused by the clock bounce pulse 2 on again the entire delay the exclusive-OR circuit EO and the monostable flip-flop MF
it is agreed that a binary value at the lock input

ES in jedem Falle vor dem Auftreten eines Binär- 30 taktprellimpulses 1 auf Grund ihrer wertes am Signaleingang ESi erscheint. monostabile Kippstufe unbeeinflußt. ES always appears before the occurrence of a binary clock bounce pulse 1 based on its value at the signal input ESi . monostable multivibrator unaffected.

Der Ausgang des NAND-Gliedes N 2 ist mit dem Wie man aus dem Vergleich der Zeilen E und SP The output of the NAND gate N 2 is as can be seen from the comparison of rows E and SP

Setzeingang ESE und der Ausgang des NAND- des Impulsdiagramms ersieht, tritt die Anstiegs-Gliedes N 3 mit dem Rücksetzeingang Ei? eines Bi- flanke eines dritten Kontaktprellimpulses 3 erst auf, närwertspeichers verbunden. Im dargestellten Beispiel 35 nachdem von der Anstiegsflanke des Kontaktprellist der Binärwertspeicher eine bistabile Kippstufe, die impulses 2 an gerechnet die Verzögerungszeit T derSet input ESE and the output of the NAND- of the pulse diagram, does the rising element N 3 occur with the reset input Ei? of a double flank of a third contact bounce pulse 3 only connected to the närwertspeicher. In the example shown, after the binary value memory has a bistable multivibrator from the rising edge of the contact bounce, the pulse 2 counts on the delay time T of

monostabilen Kippstufe MF verstrichen ist, so daß diese also zwischenzeitlich ihren stabilen Zustand erreichen kann. Dementsprechend fällt, wie die Zeile SP des Impulsdiagramms zeigt, zu diesem Zeitpunkt am Eingang ES der Sperrschaltung das Sperrsignalmonostable flip-flop MF has elapsed, so that it can reach its stable state in the meantime. Correspondingly, as line SP of the pulse diagram shows, the lock signal falls at this point in time at the input ES of the lock circuit

aus zwei NAND-Gliedern aufgebaut ist, deren einer Eingang den Setzeingang bzw. Rücksetzeingang darstellt und deren anderer Eingang mit dem Ausgang des jeweils anderen NAND-Gliedes verbunden ist.is made up of two NAND gates, one input of which is the set input or the reset input and whose other input is connected to the output of the respective other NAND gate.

An Hand der F i g. 2 wird die Funktionsweise der
in F i g. 1 dargestellten erfindungsgemäßen Schaltungsanordnung nun näher erläutert. Es wird dabei Durch die Schaltungsanordnung wird nun geprüft, zunächst lediglich auf die Unterdrückung von Stör- ob die Polarität des am Eingang E anstehenden Siimpulsen eingegangen, die in Form von Kontakt- 45 gnals noch derjenigen entspricht, die durch den Signalsprung erreicht worden ist, der die gerade abgelaufene Verzögerung um die Zeit T eingeleitet hat. Dieser Signalsprung war, wie erwähnt, die Anstiegsflanke des Kontaktprellimpulses 2. Wie die Zeile E On the basis of FIG. 2 explains how the
in Fig. 1 illustrated circuit arrangement according to the invention will now be explained in more detail. The circuit arrangement is now checked, initially only on the suppression of interference whether the polarity of the Si impulses pending at input E is received, which in the form of contact signals still corresponds to that which has been reached by the signal jump initiated the delay that has just elapsed by the time T. As mentioned, this signal jump was the rising edge of contact bounce pulse 2. Like line E

ein Binärwert abgegeben wird, der durch einen posi- 50 des Impulsdiagramms zeigt, herrscht jedoch am tiven Signalsprung eingestellt worden ist. Die An- Ende der Zeitspanne T schon wieder ein Signalzustiegsflanke des ersten Kontaktprellimpulses 1 ist im stand, der durch die Abfallflanke des Kontaktprelldargestellten Beispiel ein negativer Signalsprung, impulses 2 erreicht worden ist. Dies hat zur Folge, d. h., sie könnte auf Grund des derzeitigen Schal- daß mit Aufhebung des Sperrsignals am Eingang ES tungszustandes die Flanke eines Nutzimpulses sein. 55 der Sperrschaltung SP das nunmehr vom Eingang E Die Exklusiv-ODER-Schaltung EO, die prüft, ob die an den Binärspeicher BS gelangende Signal einen Polarität des Signalsprunges am Eingang derjenigen Polaritätswechsel am Setzeingang zur Folge hat, "siehe des Signalsprunges am Ausgang entspricht, gibt dem- Zeile ESE des Impulsdiagramms, und nicht am nach, da ihrem einen Eingang der Binärwert 0 und Rückstelleingang ER, siehe Zeile ER des Impulsdiaihrem anderen Eingang der Binärwert 1 zugeführt 60 gramms. Ein derartiger Polaritätswechsel am Rückwird, ein Ausgangssignal ab, das die monostabile Stelleingang ER wäre aber erforderlich gewesen, uma binary value is output which is indicated by a positive 50 of the pulse diagram, but has been set at the tive signal jump. At the end of the time period T there is already another signal rising edge of the first contact bounce pulse 1, which has been achieved by the falling edge of the contact bounce example shown, a negative signal jump, pulse 2. This has the consequence, that is, it could be the edge of a useful pulse due to the current circuit that with the cancellation of the blocking signal at the input ES processing state. 55 of the blocking circuit SP that is now from the input E The exclusive OR circuit EO, which checks whether the signal coming to the binary memory BS results in a polarity of the signal jump at the input that corresponds to the polarity change at the set input, "see the signal jump at the output, gives the line ESE of the pulse diagram, and not on, because its one input is the binary value 0 and the reset input ER, see line ER of the pulse diagram, its other input is supplied with the binary value 1 60 grams monostable control input ER would have been necessary to

prellungen auftreten. Es wird außerdem vorausgesetzt, daß zum Zeitpunkt des Auftretens der Kontaktprellungen am mit dem einen Eingang der Exklusiv-ODER-Schaltung EO verbundenen Ausgang Ά bruises occur. It is also assumed that at the time the contact bumps occur at the output Ά connected to one input of the exclusive-OR circuit EO

Kippstufe MF vom stabilen Zustand in den instabilen Zustand umschaltet. Hiermit wird an den Eingang ES der Sperrschaltung SP gleichzeitig mit dem Auftreten der erwähnten Kontaktprellimpulsflanke ein Sperrsignal gegeben, was aus der Zeile SP des Impulsdiagramms zu ersehen ist.Flip-flop MF switches from the stable state to the unstable state. With this, a blocking signal is given to the input ES of the blocking circuit SP simultaneously with the occurrence of the mentioned contact bounce pulse edge, which can be seen from the line SP of the pulse diagram.

Die Abfallflanke des Kontaktprellimpulses 1 kannThe falling edge of the contact bounce pulse 1 can

den Kippzustand der den Binärwertspeicher BS bildenden bistabilen Kippstufe zu ändern und damit am Ausgang Ά einen Polaritätswechsel herbeizuführen.to change the flip-flop state of the bistable flip-flop which forms the binary value memory BS and thus bring about a polarity change at the output Ά.

Die nachfolgende Anstiegsflanke des dritten Kontaktprellimpulses 3 bewirkt wieder die Abgabe eines Ausgangssignals durch die Exklusiv-ODER-Schaltung EO und damit das Entstehen eines SperrsignalsThe following rising edge of the third contact bounce pulse 3 again causes an output signal to be emitted by the exclusive-OR circuit EO and thus the creation of a blocking signal

7 87 8

am Eingang der Sperrschaltung SP, was zur Folge weitere Flankenwechsel zunächst nicht folgen, nachat the input of the blocking circuit SP, which means that further edge changes do not initially follow

hat, daß auch am Setzeingang ESE des Binärspeichers Ablauf der Verzögerungszeit T die monostabilehas that also at the set input ESE of the binary memory expiry of the delay time T the monostable

BS ein Binärwertwechsel eintritt, der jedoch auf den Kippstufe MF wieder in ihren stabilen Zustand zu- BS a binary value change occurs, which, however, returns to its stable state on the flip-flop MF.

Kippzustand des Binärwertspeichers ebenfalls keinen riickfallen, so daß das Sperrsignal wieder aufgehobenIn the case of the binary value memory, the flip-flop state does not fall back either, so that the locking signal is canceled again

Einfluß hat. Die nachfolgende Abfallflanke des drit- 5 wird und sich am Rückstelleingang £7? wieder derHas influence. The following falling edge of the third 5 is and is at the reset input £ 7? again the

ten Kontaktprellimpulses 3 läßt wieder wie auch die ursprüngliche Binärwert einstellt, der jedoch eben-th contact bounce pulse 3 can be set again like the original binary value, which, however, also

Abfallflanken der Kontaktprellimpulse 1 und 2 wegen falls die Kippstufe nicht beeinflußt, da diese sichFalling edges of the contact bounce pulses 1 and 2 because of if the flip-flop does not affect, since this is

ihrer Polarität die monostabile Kippstufe MF unbe- schon im zurückgestellten Zustand befindet. Diethe polarity of the monostable multivibrator MF is already in the reset state. the

eineinflußt. Da die Anstiegsflanke des nachfolgenden nachfolgende Impulsflanke, die die Rückflanke desinfluences. Since the rising edge of the subsequent subsequent pulse edge, which is the trailing edge of the

Kontaktprellimpulses 4 auftritt bevor die monostabile io Nutzimpulses ist und dementsprechend in ihrer PoIa-Contact bounce pulse 4 occurs before the monostable io useful pulse and accordingly in its PoIa-

KippstufeMF, nachdem sie von der Anstiegsflanke rität der Vorderflanke desselben entgegengerichtetFlip-flop MF after being directed by the rising edge rität the leading edge of the same

des Kontaktprellimpulses 3 in den instabilen Zustand ist, hat wieder das Umschalten der monostabilenof the contact bounce pulse 3 is in the unstable state, has to switch the monostable again

versetzt worden ist, wieder in ihren stabilen Zustand Kippstufe MF in den instabilen Zustand zur Folge,has been moved back to its stable state, resulting in flip-flop MF in the unstable state,

zurückkehren konnte, bleibt das Sperrsignal am es wird also wieder an den EingangisS ein Sperr-could return, the locking signal remains on, so there is again a locking signal at the input

Sperreingang ES der Sperrschaltung SP weiterhin 15 signal angelegt. Da zwischenzeitlich kein weitererBlocking input ES of the blocking circuit SP continues to apply a 15 signal. In the meantime there was no other

aufrechterhalten, woran auch die Abfallflanke dieses Flankenwechsel am Eingang E auftritt, verschwindetmaintained, at which the falling edge of this edge change occurs at input E , disappears

Kontaktprellimpulses 4 wegen ihrer Polarität nichts das Sperrsignal nach der Verzögerungszeit T wieder,Contact bounce pulse 4 because of their polarity nothing the blocking signal after the delay time T again,

ändert. Der Binärwert, der durch die erwähnte Abfallflankechanges. The binary value caused by the mentioned falling edge

Die auf den Kontaktprellimpuls 4 folgende Ab- eingestellt worden ist, besteht, wie die Zeile E des fallflanke bewirkt wieder die Abgabe eines Ausgangs- 20 Impulsdiaoramms zeigt, zu diesem Zeitpunkt noch, signals durch die Exklusiv-ODER-Schaltung EO und so daß nunmehr am Setzeingang ESE des Binärwertsetzt damit die durch die monostabile Kippstufe MF Speichers BS ein Binärwertwechsel auftritt, siehe bewirkte Verzögerung in voller Länge in Gang. Da, Zeile ESE, der ein Setzen der bistabilen Kippstufe BS wie die Zeile E des Impulsdiagramms zeigt, vom Zeit- und damit einen Binärwertwechsel am Ausgang Ά punkt des Auftretens dieser Impulsflanke an während 25 zur Folge hat, siehe Zeile ~A des Impulsdiagramms, der Verzögerungszeit T kein weiterer Flankenwechsel Damit ist auch die Abfallflanke des Nutzimpulses an auftritt, erreicht die monostabile Kippstufe MF ihren den Ausgang gelangt. Wie ein Vergleich der Zeilen E stabilen Zustand, wodurch das Sperrsignal am Ein- und ~Ä des Impulsdiagramms zeigen, ist der Nutzgang ES der Sperrschaltung SP wegfällt, siehe Zeile impuls durch die beschriebene Schaltungsanordnung SP des Impulsdiagramms. Da zu diesem Zeitpunkt 30 in Originallänge weitergegeben worden,
der Binärwert, der durch die besagte Impulsflanke Wie vorstehend schon angedeutet, werden auch eingestellt worden ist, am Eingang E der Schaltungs- Störimpulse, die nicht innerhalb des Binärwertanordnung noch vorliegt, siehe Zeile E des Impuls- bereiches, in dem die Nutzimpulse zu erwarten sind diagramms, kommt es nunmehr auch am Rückstell- und die einen vorgegebenen Signalpegel nicht ereingang ER des Binärwertspeichers BS zu einem Bi- 35 reichen, unterdrückt. Hierzu sind der in F i g. 1 genärwertwechsel, siehe Zeile ER, der ein Rückstellen strichelt umrahmten Schaltungsanordnung noch ein der bistabilen Kippstufe BS und damit zu einem Si- aus den Dioden D1 und D 2 bestehender Diodengnalwechsel am Ausgang A derselben, siehe Zeile ~Ä begrenzer sowie ein Schmitt-Trigger S vorgeschaltet, des Impulsdiagramms. Hiermit ist die Anstiegsflanke Die Dioden Dl und Dl sind gleichsinnig in Reihe eines Nutzimpulses an den Ausgang ~Ä der Schal- 40 geschaltet. Die freie Elektrode der Diode D1 stellt tungsanordnung weitergegeben worden. den Eingang E' der Gesamtanordnung dar. Die freieThe Ab- has been set to the contact bounce pulse 4, there is, as the line E of the falling edge again causes the output of an output 20 pulse diagram shows, at this point still, signals through the exclusive-OR circuit EO and so that now on Set input ESE of the binary value sets the binary value change in motion by the monostable multivibrator MF memory BS , see delay caused in full length. Since, line ESE, which shows the setting of the bistable multivibrator BS like line E of the pulse diagram, results from the time and thus a binary value change at the output Ά point of the occurrence of this pulse edge during 25, see line ~ A of the pulse diagram, the Delay time T no further edge change So that the falling edge of the useful pulse also occurs, the monostable multivibrator MF reaches its output. As a comparison of the rows E-stable state, whereby the disable signal at the input and ~ Ä show the timing diagram, the ES Nutzgang the latch circuit SP is eliminated, see line pulse by the described circuit arrangement of the pulse SP diagram. Since at this point in time 30 were passed on in their original length,
the binary value, which has been set by the said pulse edge As already indicated above, are also set at input E of the circuit interference pulses that are not still present within the binary value arrangement, see line E of the pulse range in which the useful pulses are to be expected diagram, it is now also at the reset and a predetermined signal level does not reach a predetermined signal level ER of the binary value memory BS to a range, suppressed. For this purpose, the in F i g. 1 genärwertwechsel, see line ER, the reset dashed-framed circuit arrangement still another of the bistable flip-flop BS and thus a diode signal change consisting of the diodes D 1 and D 2 at the output A of the same, see line ~ Ä limiter and a Schmitt trigger S upstream of the pulse diagram. This is the leading edge. The diodes Dl and Dl are connected in the same direction in series of a useful pulse to the output ~ Ä of the switch 40. The free electrode of the diode D 1 represents processing arrangement has been passed. the input E 'of the overall arrangement. The free

Die aus Zeile E des Impulsdiagramms ersichtliche Elektrode D 2 liegt auf einem Bezugspotential. Der nachfolgende am Eingang auftretende entgegen- Verbindungspunkt der beiden Dioden D1 und D 2 ist gerichtete Impulsflanke eines Störimpulses 5 kann an den Eingang des Schmitt-Trigger S angeschlossen, wegen ihrer geringen Größe nicht an den Eingang E 45 dessen Ausgang den Eingang E der gestrichelt umgelangen und damit die Schaltungsanordnung nicht rahmten, vorstehend beschriebenen Schaltungsanordbeeinflussen. Verantwortlich hierfür sind weiter unten nung bildet. Für das dargestellte Beispiel des der noch zu erläuternde Schaltungsteile, die dem in Amplitudenbewertung dienenden Teils der Gesamt-F i g. 1 gestrichelt dargestellten Schaltungsteil vor- anordnung ist angenommen, daß die Signalsprünge, geschaltet sind. Auf Grund dieser vorgeschalteten 50 die Nutzsignale begrenzen von Erdpotential zu einem Schaltungsteile bleibt auch der Störimpuls 6 unwirk- demgegenüber positiven Potential reichen. Tritt nun sam, der außerhalb des Signalwertbereiches liegt, in ein Spannungssprung auf, der von Erdpotential zu dem die Nutzimpulse zu erwarten sind. Die Vorder- negativem Potential führt, also eine nicht in den Beflanke des Störimpulses 7 hingegen, deren Polarität reich zwischen dem unteren und dem oberen, das derjenigen der vorangegangenen Nutzimpulsflanke 55 Nutzsignal bestimmenden Binärwert fallende Signalentgegengesetzt ist, führt wieder zur Abgabe eines änderung, dann werden, da die Kathode der Ausgangssignals durch die Exklusiv-ODER-Schal- Diode D 2 an Erdpotential liegt, die beiden Dioden tung EO und zur Umschaltung der monostabilen niederohmig, so daß der Spannungswert am Verbin-Kippstufe MF in den instabilen Zustand. Damit wird dungspunkt der beiden Dioden etwa auf Erdpotential wieder ein Sperrsignal an den Eingang ES der Sperr- 60 verbleibt. Der erwähnte in den negativen Bereich schaltung SP gelegt und infolgedessen die weitere führende Signalsprung wird also als Störsignal be-Durchschaltung des Eingangssignalbinärwertes an wertet und unterdrückt. Positive Signalsprünge, die den Rückstelleingang ER unterbunden, so daß dort innerhalb des Bereiches zwischen Erdpotential und ein Binärwertwechsel auftritt. Dieser Binärwert- dem angenommenen positiven Potential liegen oder wechsel ändert jedoch den Kippzustand des Binär- 65 dieses angenommene positive Potential übersteigen, wertspeichers BS nicht. Die Abfallflanke des Stör- werden hingegen dann zunächst wie eine Nutzimpulsimpulses 7 bleibt wegen ihrer Polarität ohne Einfluß flanke bewertet, sofern sie eine untere Schwelle überauf die Schaltungsanordnung. Es kann daher, da steigen, die durch die Ansprechschwelle des Schmitt-The electrode D 2 shown in line E of the pulse diagram is at a reference potential. The subsequent opposite connection point of the two diodes D 1 and D 2 occurring at the input is directed pulse edge of an interference pulse 5 can be connected to the input of the Schmitt trigger S , because of its small size not to the input E 45 whose output is the input E of the dashed line get around and thus affect the circuit arrangement not framed, the circuit arrangement described above. Responsible for this are the education below. For the example shown, the circuit parts still to be explained, which are used in amplitude evaluation part of the total F i g. 1 pre-arrangement of the circuit part shown in dashed lines, it is assumed that the signal jumps are switched. Because of this upstream 50 limit the useful signals from the ground potential to a circuit part, the interference pulse 6 also remains ineffective against positive potential. If now sam, which is outside the signal value range, occurs in a voltage jump that is from earth potential to which the useful pulses are to be expected. The fore-negative potential leads, i.e. one not in the edge of the interference pulse 7, on the other hand, whose polarity is rich between the lower and the upper signal opposite to that of the binary value determining the previous useful pulse edge 55 useful signal, leads again to the output of a change, then become , since the cathode of the output signal through the exclusive-OR-switching diode D 2 is at ground potential, the two diodes device EO and low-resistance to switch the monostable, so that the voltage value at the connective flip-flop MF in the unstable state. In this way, the connection point of the two diodes is again approximately at ground potential, a blocking signal at the input ES of the blocking 60 remains. The mentioned circuit SP placed in the negative range and as a result the further leading signal jump is thus evaluated and suppressed as an interfering signal be-through-connection of the input signal binary value. Positive signal jumps which suppress the reset input ER so that a binary value change occurs there within the range between earth potential and a binary value change. This binary value - the assumed positive potential or change, however, changes the tipping state of the binary 65 exceeding this assumed positive potential, value memory BS does not. On the other hand, the falling edge of the interfering pulse is then initially evaluated like a useful pulse pulse 7 because of its polarity without any influencing edge, provided that it exceeds a lower threshold on the circuit arrangement. As a result, the response threshold of the Schmitt-

Triggers S gegeben ist. Der Schmitt-Trigger sorgt außerdem dafür, daß die an den Eingang E des die weitere Bewertung bewirkenden Schaltungsteils gelangenden Spannungssprünge immer eine bestimmte Höhe haben, unabhängig von der Höhe der an den Eingang E' gelangenden Spannungssprünge. Die weitere Bewertung der vom Schmitt-Trigger S abgegebenen Signalsprünge erfolgt, wie vorstehend beschrieben, durch die gestrichelt umrahmte Schaltungsanordnung. Triggers S is given. The Schmitt trigger also ensures that the voltage jumps arriving at the input E of the circuit part causing the further evaluation always have a certain level, regardless of the level of the voltage jumps arriving at the input E '. The further evaluation of the signal jumps emitted by the Schmitt trigger S takes place, as described above, by the circuit arrangement framed by dashed lines.

In F i g. 2 ist eine Variante eines Teils der in F i g. 1 gestrichelt umrahmten Schaltung dargestellt, der zur Anwendung kommt, wenn getakteter Betrieb vorgesehen ist. Von dem entsprechenden Teil der F i g. 1 unterscheidet sie sich dadurch, daß an Stelle der NAND-Glieder N 2 und N 3 NOR-Glieder No 2 In Fig. FIG. 2 is a variant of part of the FIG. 1 shown with a dashed line framed circuit, which is used when clocked operation is provided. From the corresponding part of FIG. 1 it differs in that, instead of the NAND elements N 2 and N 3, NOR elements No 2

1010

und No 3 verwendet sind, von denen das NOR-Glied No 2 die am Signaleingang ESI und am nichtnegierten Ausgang (7 auftretenden Binärwerte und das NOR-Glied No 3 ebenfalls den am nichtnegierten Ausgang 5 auftretenden Binärwert sowie den durch den Negator Nl negierten Binärwert am Signaleingang ESi zugeführt erhalten. Als weiterer Unterschied sind die Kondensatoren C anders angeschlossen, nämlich, jeweils zwischen dem Ausgang des Negators Nl und den Ausgängen der NOR-Glieder No 2 und No 3. Schließlich handelt es sich beim Binärwertspeicher BS um einen getakteten, dem am Eingang T den Zeitpunkt der Umschaltungen festlegende Taktimpulse zugeführt werden. Die sich bei einer Störimpulsunterdrückung abspielenden Vorgänge entsprechen denen im Zusammenhang mit F i g. 1 beschriebenen.and No 3 are used, of which the NOR element No 2 the binary values occurring at the signal input ESI and the non-negated output (7 and the NOR element No 3 also the binary value occurring at the non-negated output 5 and the binary value negated by the negator Nl on signal input ESi obtained, respectively. in further contrast, the capacitors C are connected differently, namely, in each case 3 between the output of the inverter Nl and the outputs of the NOR gates No 2 and No After all, when Binärwertspeicher BS to a clocked, the most Clock pulses defining the point in time of the switchover are fed to input T. The processes taking place in the event of interference pulse suppression correspond to those described in connection with FIG.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1.Circuit arrangement for suppressing interference pulses, which carries out a pulse length evaluation with the help of a monostable multivibrator, whose delay time is equal to the longest possible interference pulse duration and which can be influenced by binary values applied to its input during its unstable state at any time in such a way that it then changes the unstable state during the retains the entire delay time, characterized in that it has an exclusive-OR circuit (EO) which is used to link the binary values that determine the pulses fed to a length evaluation with the binary values that determine the pulses occurring at the output (Ä) of the circuit arrangement the output of the exclusive OR circuit (EO) is connected to the input of the monostable multivibrator (MF), one output of which is connected to the blocking input (ES) of a blocking circuit (SP) , the signal input (ESi) of which is also connected to the input side supplied pulses determining binary values values are supplied and both of their outputs, each serving to forward one of the two binary values, are connected in one case to the set input (ESe) and in the other case to the reset input (ER) of a binary value memory (BS) , the output (A) of which is connected to a Input of the exclusive OR circuit (EO) is connected.

2. Circuit arrangement according to claim 1, characterized in that the blocking circuit (SP) consists of two NAND gates (N 2, N 3) , each of which has one input connected to the negating output (Q) of the monostable multivibrator (MF) and whose other input is connected in one case directly, in the other case via an inverter (N 1) to the signal input (ESi) of the blocking circuit (SP) and in each case via a delay capacitor (C) to its own NAND gate output.

3. Circuit arrangement according to claim 1, characterized in that the blocking circuit (SP) consists of two NOR elements (No 1, No 2), each of which has one input connected to the non-negating output (Q) of the monostable multivibrator (MF) are and the other input is connected in one case directly and in the other case via an inverter to the signal input (ESi) of the blocking circuit (SP) that between the inverter output and the outputs of the NOR elements (No 1, No 2) Delay capacitor (C) is connected and that the binary value memory (BS) is constructed in the form of a clocked bistable multivibrator whose set input (ESE) is connected to the output of the NOR element (No 1) supplied via the inverter (Nl ) and its reset input (ER ) is connected to the output of the NOR element (No 2) directly supplied by the signal input (ES /).

4. Circuit arrangement according to one of the preceding claims, characterized in that the exclusive-OR circuit (EO) is preceded by a limiter and a pulse-shaping threshold circuit.

5. Circuit arrangement according to claim 4, characterized in that the limiter is a diode limiter (D 1, D 2) and that the pulse-shaping threshold circuit is a Schmitt trigger (S).