DE2441243B2 - Kompensationsspeicherelement - Google Patents

Description

C —

II'41 "~"

[Q,5(t;_B0 + u_B1i -

411 - 0,5 (V_B0 + V_n) + U

_ref

¹¹⁴¹

20

bemessen ist (F i g. 2).

2. Kompensationsspeicherelement mit einem Kompensationsauswahltransistor und einem dazu in Reihe geschalteten Kompensationskondensator, wobei eine Elektrode des Kompensationskondensators mit dem Quellen- bzw. Senkenanschluß des Kompensationsauswahltransistors verbunden ist wobei der Toranschluß des Kompensationsauswahltransistors in einem Punkt mit einer Kompensationsauswahlleitung verbunden ist und wobei der Senken- bzw. Quellenanschluß des Kompensationsauswahltransistors in einem Punkt mit einer Bitleitung verbunden ist dadurch gekennzeichnet daß die andere Elektrode des Kompensationskondensators (11, 41) in einem Punkt (112, 412) ebenfalls mit der Kompensationsauswahlleitung (16, 46) verbunden ist wobei an die Kompensationsauswahlleitung (16, 46) ein Auswahlimpuls Φιβ, 46 zur Herstellung des günstigstens Mittenpotentials an der Bitleitung (10, 20) anlegbar ist, und daß der Kompensationskondensator (11,41) entsprechend der Formel

bei der Senken- bzw. Quellenanschluß des Kompensationsauswahltransistors in einem Punkt mit einer Bitleitung verbunden ist

Es ist bekannt, die Empfindlichkeit von Regenerierschaltungen, wie sie z. B. für dynamische Halbleiterspeicher mit Ein-Transistor-Speicherelementen benötigt werden, mit der Hilfe von Kompensationselementen zu erhöhen. Beispielsweise ist in der Veröffentlichung C. Kuc »Sense Amplifier design is key to 1-transistor cell in 4096-bk RAM«, in Electronics, Sept 13,1973, S. 116 ff eine solche Schaltung beschrieben.

Ein Nachteil einer solchen Schaltung besteht darin, daß ein erheblicher Aufwand an Schaltelementen und Zuleitungen erforderlich ist

Die Aufgabe der vorliegenden Erfindung besteht darin, Anschlußarten für die Kompensationselemente von dynamischen Halbleiterspeichern anzugeben, bei denen der Schaltungsaufwand im Vergleich zu der bekannten Anschlußart eines Kompensationselementes verringert ist

Diese Aufgabe wird durch ein Kompensationselement gelöst, das dadurch gekennzeichnet ist, daß das Referenzpotential durch Anlegen eines Potentials an die andere Elektrode des Kompensationskondensators kapazitiv oinkoppelbar ist und daß der Kompensationskondensator entsprechend der Formel

bemessen ist(Fig. 3).

3. Kompensationsspeicherelement nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß es in einer MOS-Technik aufgebaut ist.

Die Erfindung bezieht sich auf ein Kompensationsspeicherelement mit einem Kompensationsauswahltransistor und einem dazu in Reihe geschalteten Kompensationskondensator, wobei eine Elektrode des Kompensationskondensators mit dem Quellen- bzw. Senkenanschluß des Kompensationsauswahltransistors verbunden ist, wobei der Toranschluß des Kompensationsauswahltransistors in einem Punkt mit einer KomDensationsauswahlleitung verbunden ist, und wo- ,_oi2o,

ΐΐΐ'411

U_Bl)

bemessen ist oder dadurch, daß die andere Elektrode des Kompensationskondensators in einem Punkt ebenfalls mit der Kompensationsauswahlleitung verbunden ist wobei an die Kompensationsauswahlleitung ein Auswahlimpuls zur Herstellung des günstigsten Mittenpotentials an der Bitleitung anlegbar ist, und daß der Kompensationskondensator entsprechend der Formel

C_101/20l [0,5 (U₈₀ + L/_B1) - l/_/|

-V_T- 0,5 (U_B0 + U_B

bemessen ist.

Weitere Erläuterungen zur Erfindung gehen aus der Beschreibung und den Figuren hervor.

Die F i g. 1 zeigt das Schaltbild von prinzipiell bekannten Kompensationselementen, zusammen mit einem dynamischen Halbleiterspeicher für Ein-Transistor-Speicherelemente, in einer erfindungsgemäßen Abwandlung des Anschlusses für die für die Bitleitung bestimmte Referenzspannung.

Die F i g. 2 zeigt das Taktprogramm für die Schaltung nach der F ig. 1.

Die Fig.3 zeigt das Schaltbild dieser Kompensationselemente, zusammen mit einem dynamischen Halbleiterspeicher für Ein-Transistor-Speicherelemente, in einer zweiten erfindungsgemäßen Abwandlung des Anschlusses für die vorgenannte Referenzspannung.

Die F i g. 4 zeigt das Taktprogramm für die Schaltung nach der F i g. 3.

Die F i g. 1 zeigt an sich bekannte Kompensationselemente für einen dynamischen Halbleiterspeicher. Vorzugsweise besteht dieser Halbleiterspeicher aus Ein-Transistor-Speicherelementen. In der F i g. 1 ist ein solches Ein-Transistor-Speicherelement mit 3 bezeichnet. Dieses Speicherelement besteht aus dem Konden-

sator 31 und dem Transistor 32. Das Gate des Auswahltransistors 32 ist in dem Punkt 321 mit der Wortleitung 35 verbunden. Die Senkenelektrode des Transistors 32 ist in dem Punkt 322 mit der Bitleitung 20 verbunden. Ober die Bitleitung 20 steht das Ein-Transistor-Speicherelement 3 mit der Bewerterschaltung 2 in Verbindung. Die Bewerterschaltung 2 besteht beispielsweise aus ej.ner an sich bekannten Flipflop-Schaltung. Dabei ist diese Flipflop-Schaltung aus den Schalttransistoren 21 und 22 und aus den Lasttransistoren 25, 24 aufgebaut Die Gateejektroden der als Lastelemente dienenden Transistoren 24 und 25 sind zusammen über den Punkt 241 ansteuerbar. Zwischen den Punkten 211 und 251 des Flipflops liegt die Versorgungsspannung Uors an. Die Bitleitung 20 ist mit dem Knoten 26 des Flipflops verbunden. Die Bitleitung 10, die mit weiteren Ein-Transistor-Speicherelementen in Verbindung steht, die in der Figur jedoch nicht dargestellt sind, ist mit dem Knoten 27 des Flipflops verbunden. Vorzugsweise sind die Knoten 26 und 27 über einen Transistor 23, der über den Anschluß 231 ansteuerbar ist, miteinander verbunden.

In an sich bekannter Weise sind an den Bitleitungen 10 und 20 die Kompensationselemente 1 und 4 angeordnet Diese Kompensationselemente bestehen aus einem Kondensator und einem Transistor. Beispielsweise ist bei dem Kompensationselement 1 der Kondensator 11 einerseits erfindungsgemäß über einen Anschluß Ul ansteuerbar und andererseits mit dem Quellenanschluß des Kompensationsauswahltransistors 12 verbunden. Der Gateanschluß des Kompensationsauswahltransistors 12 steht in dem Punkt 121 mit der Kompensationsauswahlleitung 16 in Verbindung. In dem Punkt 122 ist der Senkenanschluß des Kompensationsauswahltransistors 12 mit der Bitleitung 10 verbunden. In entsprechender Weise ist der Kompensationsauswahltransistor 42 des Kompensationselementes 4 in dem Punkt 421 mit der Kompensationsauswahlleitung 46 und der Senkenanschluß dieses Kompensationsauswahltransistors 42 in dem Punkt 422 mit der Bitleitung 20 verbunden. Die nicht mit der Quellenelektrode des Kompensationsauswahltransistors 42 verbundene Elektrode des Kondensators 41 ist erfindungsgemäß über den Punkt 411 ansteuerbar.

Bei den bisher bekannten Kompensationselementen sind die Punkte 111 und 411 jeweils fest mit Massepotential verbunden und das Anlegen der erforderlichen Referenzspannung erfolgt vermittels eines Transistorschalters an dem Quellenanschluß des Kompensationsauswahltransistors. Als Transistoren finden vorzugsweise Feldeffekttransistoren, insbesondere MOS-Transistoren Verwendung.

Im folgenden soll nun im Zusammenhang mit der F i g. 2 der Betrieb der Schaltung nach der F i g. 1 beschrieben werden. Zum Zeitpunkt <ö werden die Bitleitungen 10 und 20 auf die Referenzspannung U_rer vorgeladen. Bei der dargestellten Bewerterschaltung 2 ist dabei das Potential t/_re/ durch die Einsatzspannung der Schalttransistoren 21 und 22 gegeben. Dieses Referenzpotential U^r Hegt im allgemeinen unsymmetrisch bezüglich der nach dem Lesevorgang zum Zeitpunkt ti an den Bitleitungen anliegenden Spannungen U_B\ und Um- Dabei bedeutet Ub\ die Spannung, die sich bei einer ausgelesenen binären Information »1« und Um die Spannung, die sich bei einer ausgelesenen binären Information »0« ergibt. Zum Zeitpunkt i| werden die Transistoren 12 bzw. 42 der Kompensationse l bzw. 4 in den leitenden Zustand geschaltet.

Zu diesem Zweck wird wie aus der F ι g. 2 ersichtlich, an die Leitungen 16 bzw. 46 die Potentiale Φ16 bzw. Φ 46 angelegt Dadurch wird erreicht, daß die Kondensatoren 11 bzw. 41 auf das an die Bitleitung 10 bzw. 20

S anliegende Referenzpotential t/^vorgeladen werdea

Zum Zeitpunkt h wird der Quertramistor 23 gesperrt Zu diesem Zweck wird das Potential Φ 231 von seinem Gateanschluß abgetrennt Die Bitleitungen 10 und 20 sind nun voneinander elektrisch getrennt Damit ist der

ίο Referenzzustand der Bewerterschaltung eingestellt

Beim Auslesen der Information aus einem Speicherelement wird nun jenes Kompensationselement zusätzlich ausgewählt, das an die dem Speicherelement gegenüberliegende Bitleitung angeschaltet ist Wird beispielsweise die Information des in der Fig. 1 dargestellten Ein-Transistor-Speicherelementes 3 ausgelesen, so wird zum Zeitpunkt U, an die Wortleitung 35 der Auswahlimpuls Φ 35 angelegt Dadurch wird der Transistor 32 des Speicherelementes 3 leitend geschaltet Entsprechend der im Speicherelement gespeicherten Information entsteht nun an der Bitleitung 20 ein Spannungshub Δ U, der z. B. im Falle einer gespeicherten binären »1« positiv ist In der Fig.2 ist dieser Spannungshub dargestellt Durch die parasitären Koppelkapazitäten 36 und 33 bedingt wird beim Einschalten des Taktes Φ 35 eine zusätzliche parasitäre Signalspannung δ U auf die Bitleitung 20 eingekoppelt Wie in der Figur dargestellt, wird daher zum Zeitpunkt U mit Hilfe des Auswahltaktes Φ 16 und der parasitären Kapazitäten des Kompensationselementes 13 und 17 an der Bitleitung 10 eine gleich große parasitäre Spannung δ t/eingekoppelt Da ein symmetrisches Flipflop gegen symmetrisch eingekoppelte Störungen unempfindlich ist, wird damit die parasitäre Signalspannung kompensiert

Zum Zeitpunkt h wird an den Anschluß 111 des Kondensators 11 des Kompensationselementes 1 der Takt Φ 111 angelegt und durch kapazitives Koppeln die Bitleitung 10 auf das günstigste Mittenpotential i/so= 0,5 · (Um+ Um) gebracht. In der oben angegebenen Formel bedeutet

Um = Urel - Δ u

und

Ub\ =

+ Δ

Die Amplitude des Taktes Φ 111 wird nach der folgenden Formel berechnet.

(C

101201

[0,5(U₈₀+U ₈₁)

C₁ !.41

In dieser Formel bedeutet Ciot. 201 die Kapazität der Bitleitung. In der Figur ist diese Kapazität für die Bitleitung 10 schematisch durch den Kondensator 101 und für die Bitleitung 20 schematisch durch den Kondensator 201 angedeutet.

Zum Zeitpunkt t_b wird das Flipflop aktiviert. Dies

geschieht dadurch, wie auch aus der F i g. 2 ersichtlich

ist, daß an den Anschluß 241 der Takt Φ 241 angelegt wird. Das Flipflop kippt nun in den Zustand, der der ausgelesenen Information entspricht.

Durch Abschalten des Taktes Φ 241 zum Zeitpunkt f? kann sich die vorher auf ein Potential Usa aufgeladene Bitleitungskapazität 101 über den Transistor 21 noch auf

O V entladen, so daß der Abstand der Informationspotentiale

Δυι= Us\— Uso

noch vergrößert wird.

Vorteilhafterweise wird bei der Ansteuerung des Kompensationselementes die Amplitude des Kompensationstaktes Φ16 ebenso groß gewählt wie die Amplitude eines bereits für die Bewerterschaltung 2 benötigten Taktes. Beispielsweise wie die Amplitude des Taktes Φ 35. Der Kompensationskondensator 41 wird dabei entsprechend der obigen Formel bemessen. Es gilt:

Das Vorladen der Kompensaticmselemente 1, 4 geschieht bei dieser Variante vor denn leitend Schalten des Quertransistors 23. In dem in der F i g. 4 dargestellten Taktprogranim entspricht dies dem Zeitintervall ίο' bis t\'. Bei leitend geschalteten Kompensationsauswahltransistoren 12 bzw. 42 liegt die Spannung der Bitleitung 10 bzw. 20 an den Kompensationskondensatoren 11 bzw. 41. Beim Abschalten der Takte Φ 16 bzw. Φ 416 zum Zeitpunkt J₃' wird das an den Kompensationskondensatoren 11 1>j:w. 41 anliegende Potential Uw bzw. Un durch kapazitive Kopplung entsprechend dem Kapazitätsverhältnis

c =

- 0,5(U_B04-

Bei einer weiteren vorteilhaften Art der Ansteuerung wird der in der Fig.2 dargestellte Impuls /1 gleichzeitig mit dem Takt Φ 231 angelegt. Es fallen dann jeweils die Zeiten found fibzw. f₂und t₃ zusammen.

In der F i g. 3 ist eine Schaltung dargestellt, bei der die in der F i g. 1 mit 111 bzw. 411 bezeichneten Anschlüsse des Kondensators 11 bzw. 41 mit den Kompensationsauswahlleitungen 16 bzw. 46 verbunden sind. Die nicht mit dem Quellenanschluß des Transistors 12 verbundene Elektrode des Koppelkondensators 11 ist in dem Punkt 112 mit der Kompensationsauswahlleitung 16 und die nicht mit der Quellenelektrode des Transistors 42 verbundene Elektrode des Kondensators 41 ist in dem Punkt 412 mit der Kompensationsauswahlleitung 46 verbunden. Der wesentliche Vorteil dieser erfindungsgemäßen Schaltung liegt in der einfachen Kompensation der parasitären Signalspannung ό U infolge der Möglichkeit der genauen Nachbildung des Auswahltransistors 32 des Speicherelementes 3 bei Verwendung von nur einer Taktleitung je Kompensationselement.

s

langsamer sinken als die Amplitude der Takte Φ 16 bzw. Φ 46 am Gate des Transistors 12 bzw. 42. Wenn die Differenz der beiden Potentiale Φ16 - Uu bzw. Φ 46 - (V₄I die Größe dex EinsaU:spannung Ut der Transistoren 12 bzw. 42 erreicht, so sperren diese Transistoren und die Ladung des Kompensationskondensators 11 bzw.41 bleibt gespeichert. Bei abgeschalteten Takten Φ 16 und Φ 46 liegt nach dem Zeitpunkt h' demnach die Spannung Ur an den Kondensatoren 11 bzw. 41. Wenn der Unterschied der Potentiale Φ 16/46 - t/i ι«! nach Abschalten der Takte Φ 16/46 größer ist als die Einsatzspannung i/r, so laden sich die Kompensationskondensatoren 11, 41 aus den parasitären Bitleitungskondensatoren 101 ti2;w.201 so lange auf, bis die Kompensationsauswahltransistoren 12 und 42 sperren. Die Kompensationskondensatoren 11 und 41 sind damit wieder e,uf — t/raufgeladen.

Die Amplitude des Auswahlimpulses Φ 16/46 errechnet sich entsprechend einer Vorladespannung des Kompensationskondensators 11 bzw. 41 von -Ut sowie einer parasitären Bitleitunjiskapazität 101 bzw. 201:

LV-

(C₁₀₁₂₀₁+ C₁₁₄₁)-[0.5

U₈₁)- U_rcf]

Die Kompensationskondensatoren 11, 41 werden entsprechend der Formel

1141

C₁₀₁₂₀₁ [0,5(U_{1 10} + U_B1) - I/_{f rf}]
4>if>-«,-V_T-0.5~iU_BO+U_a)

bemessen. Als wesentlicher Vorteil erscheint hier, daß je Kompensationselement 1 bzw. 4 nur eine Zuleitung benötigt wird.

Wie aus der Fig.4 ersichtlich ist, gelangt dasselbe Taktprogramm wie bei der Schaltung nach der F i g. 1 zur Anwendung, wobei allerdings der Takt Φ 111 bzw. Φ 411 und damit auch dessen Zuleitungen eingespart wird.

Besonders vorteilhaft ist eine Ausführung dieses Elementes in einer Metall gate-Tedhmik.

Die in den Fig. 1 und 3 mit 2 bezeichnete Bewerterschaltung kann auch durch die in den älteren Patenunmeldungen P 2418 969.3 und P 24 20 663.1 beschriebenen Schaltungen ersetzt werden.

Hierzu 2 Blatt Zeichnungen

Claims (1)

; Patentansprüche:

1. Kompensationsspeicherelement mit einem Kompensationsauswahltransistor und einem dazu in Reihe geschalteten Kompensationskondensator, wobei eine Elektrode des Kompensationskondensators mit dem Quellen- bzw. Senkenanschluß des ; Kompensationsauswahltransistors verbunden ist, wobei der Toranschluß des Kompensationsauswahltransistors in einem Punkt mit einer Kompensationsauswahlleitung verbunden ist und wobei der Senkenbzw. Quellenanschluß des Kompensationsauswahltransistors in einem Punkt mit einer Bitleitung verbunden ist, dadurch gekennzeichnet, daß das Referenzpotential durch Anlegen eines Potentials (Φω) an die andere Elektrode des Kompensationskondensators (11, 41) kapazitiv einkoppelbar ist und daß der Kompensationskondensator entsprechend der Formel