ES2289869B2 - Circuito contador de frecuencias de tipo direccionador. - Google Patents
Circuito contador de frecuencias de tipo direccionador. Download PDFInfo
- Publication number
- ES2289869B2 ES2289869B2 ES200501381A ES200501381A ES2289869B2 ES 2289869 B2 ES2289869 B2 ES 2289869B2 ES 200501381 A ES200501381 A ES 200501381A ES 200501381 A ES200501381 A ES 200501381A ES 2289869 B2 ES2289869 B2 ES 2289869B2
- Authority
- ES
- Spain
- Prior art keywords
- clock
- value
- counter
- recorder
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001174 ascending effect Effects 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 11
- 230000010354 integration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Landscapes
- Logic Circuits (AREA)
- Information Transfer Systems (AREA)
- Complex Calculations (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Se da a conocer un circuito contador de frecuencias de tipo direccionador, el cual recibe un parámetro múltiple y un reloj de direccionamiento procedentes de un circuito externo y emplea una dirección de soporte físico para realizar la operación de direccionamiento para dar salida a un valor de reloj, empleando así memoria de manera más eficiente, reduciendo el coste al comprar menos memoria para obtener el mismo rendimiento y mejorando la integración del circuito contador de frecuencias de tipo direccionador.
Description
Circuito contador de frecuencias de tipo
direccionador.
La presente invención se refiere a un circuito
contador de frecuencias y, más particularmente, a un circuito
contador de frecuencias de tipo de direccionamiento.
Actualmente, una CPU se compone de una unidad de
control, una unidad aritmética y lógica para realizar operaciones
aritméticas (suma, resta, multiplicación y división) y operaciones
lógicas (Y, O y NO) y dar salida a los resultados de las
operaciones de la unidad aritmética y lógica hacia los
registradores. La unidad aritmética y lógica comprende un contador
de frecuencias en el que una CPU recibe un reloj de un dispositivo
externo, el contador de frecuencias comienza a contar el reloj y a
dar salida a un resultado hacia la CPU. Usar la CPU para establecer
la dirección del contador de frecuencias no sólo desperdicia
energía sino que también reduce el rendimiento de trabajo. Por
tanto, resulta deseable proporcionar un circuito mejorado para
atenuar y/o obviar los problemas anteriormente mencionados.
La presente invención se ha llevado a cabo bajo
las circunstancias contempladas. Por tanto, el objeto principal de
la presente invención es proporcionar un circuito contador de
frecuencias de tipo direccionador que utilice una transmisión de
datos de tipo direccionamiento para controlar la transmisión de
datos para utilizar una memoria con más eficiencia y reducir el
coste al comprar menos memoria para obtener el mismo rendimiento.
Otro objeto de la presente invención consiste en proporcionar un
circuito contador de frecuencias de tipo direccionador que emplee
una transmisión de datos de tipo direccionamiento para controlar la
transmisión de datos para mejorar una integración del circuito
contador de frecuencias de tipo direccionador.
Para lograr éstos y otros objetos de la presente
invención, se proporciona un circuito contador de frecuencias de
tipo direccionador para recibir un parámetro múltiple y un reloj de
direccionamiento introducidos por un circuito externo, que emplea
una dirección de soporte físico para realizar la operación de
direccionamiento para dar salida a un valor de reloj, que comprende
un bus; un controlador de adquisición de datos conectado
eléctricamente al bus para recibir una dirección y datos
procedentes del bus; una pluralidad de clavijas de control
utilizadas para controlar una transmisión de datos del circuito
contador de frecuencias de tipo direccionador; un registrador de
entrada de tipo direccionador empleado para guardar el parámetro
múltiple de direccionamiento introducido por el circuito externo y
dar salida al parámetro múltiple; un contador descendente empleado
para recibir el parámetro múltiple procedente del registrador de
entrada de tipo direccionador y un reloj procedente del circuito
externo para realizar una operación de anchura de reloj para dar
salida a un valor de anchura de reloj; un registrador de anchuras de
reloj empleado para recibir y guardar un valor de anchura de reloj
procedente del contador descendente; un contador ascendente para
recibir el valor de anchura de reloj procedente del registrador de
anchuras de reloj y un reloj local y comparar la anchura de reloj
con el reloj local para generar un valor de reloj múltiple; un
registrador de reloj múltiple para recibir un valor de reloj
múltiple procedente del valor de reloj múltiple; y un registrador
de salida de tipo direccionador para recibir el valor de reloj
múltiple procedente del registrador de reloj múltiple y darle salida
hacia el circuito externo.
Además, cada vez que el contador descendente
realiza una operación de valor de anchura de reloj, el contador
descendente realiza una cuenta atrás empezando por el parámetro
múltiple hasta llegar a un valor umbral. En el que, cada vez que el
contador ascendente realiza una operación de valor de reloj
múltiple, el contador ascendente realiza una cuenta adelante
empezando por el valor inicial hasta el parámetro múltiple y da
salida al valor de reloj múltiple hacia el registrador de salida de
tipo direccionador.
La pluralidad de clavijas de control comprende
una clavija ALE, una clavija NWR y una clavija NRD, que se emplean
para controlar la transmisión de datos del bus.
Otros objetos, ventajas y características
novedosas de la invención resultarán más evidentes a partir de la
siguiente descripción detallada cuando se toma en conjunción con
los dibujos adjuntos.
La figura 1 es un diagrama funcional de esta
presente invención.
Con referencia a la figura 1, se muestra un
circuito contador de frecuencias de tipo direccionador que se
compone de un bus 11, un controlador 12 de adquisición de datos,
una clavija 101 ALE, una clavija 102 NRD, una clavija 103 NWR, un
registrador 13 de entrada de tipo direccionador, un contador 14
descendente, un registrador 141 de anchuras de reloj, un contador 16
ascendente, un registrador 161 de reloj múltiple y un registrador
18 de salida de tipo direccionador. En esta realización, el bus 11
es un bus general empleado tanto como bus de direcciones como bus
de datos. El controlador 12 de adquisición de datos está conectado
eléctricamente al bus 11, usado para recibir datos y una dirección
procedente del bus 11. La clavija 101 ALE, la clavija 102 NRD y la
clavija 103 NWR se emplean para controlar una transmisión de datos
del circuito 10 contador de frecuencias de tipo direccionador. El
registrador 13 de entrada de tipo direccionador se utiliza para
guardar el parámetro N múltiple de direccionamiento introducido
desde el circuito externo. El contador 14 descendente se emplea para
recibir el parámetro N múltiple del registrador 13 de entrada de
tipo direccionador y un reloj procedente del circuito externo. El
registrador 141 de anchuras de reloj se utiliza para recibir un
guardar un valor TEMP de anchura de reloj procedente del contador
14 descendente. El contador 16 ascendente se emplea para recibir el
valor TEMP de anchura de reloj y un reloj local (rlj_local) y
comparar la anchura de reloj con el reloj local para generar un
valor M de reloj múltiple. El registrador 161 de reloj múltiple se
utiliza para recibir el valor M de reloj múltiple procedente del
contador 16 ascendente. El registrador 18 de salida de tipo
direccionador se utiliza para recibir el valor M de reloj múltiple
y darle salida hacia un circuito externo.
En esta realización, el bus 11 emplea un paquete
que contiene una dirección y datos para realizar la transmisión de
datos. La dirección del paquete utilizada para comparar con la
clavija 101 ALE, la clavija 102 NRD y la clavija 103 NWR para
determinar si la dirección del paquete es equivalente a la dirección
de la clavijas y, si lo es, comenzará a realizar la transmisión de
datos, por tanto, cuando el circuito contador de frecuencias de
tipo direccionador utiliza la clavija ALE para controlar la
transmisión de datos del bus, los datos del bus son una
dirección.
En esta realización, el usuario puede establecer
una dirección de soporte físico del circuito 10 contador de
frecuencias de tipo direccionador para realizar una operación de
direccionamiento y guardar la dirección de soporte físico en un
registrador. Cuando el circuito 10 contador de frecuencias de tipo
direccionador recibe una señal de dirección procedente del circuito
externo, el circuito 10 contador de frecuencias de tipo
direccionador determinará si la dirección de soporte físico de la
señal de dirección es equivalente a la dirección de soporte físico
del circuito 10 contador de frecuencias de tipo direccionador y, si
lo es, comenzará a recibir datos procedentes del bus 11.
Con referencia a la figura 1, en primer lugar,
el circuito 10 contador de frecuencias de tipo direccionador debe
reposicionarse antes de realizar la operación de direccionamiento a
fin de confirmar la precisión de los datos del circuito 10 contador
de frecuencias de tipo direccionador. Aunque el circuito externo
transmita datos al circuito 10 contador de frecuencias de tipo
direccionador por el bus 11, el controlador 12 de adquisición de
datos dividirá los datos del bus 11 en una dirección y en datos.
Además, el circuito 10 contador de frecuencias de tipo direccionador
transmite el parámetro N múltiple al registrador 13 de entrada de
tipo direccionador empleando la clavija 103 NWR. En esta
realización, si el contador 14 descendente recibe el parámetro N
múltiple procedente del registrador 13 de entrada de tipo
direccionador y un reloj procedente del circuito externo, el
contador 14 descendente comenzará a realizar una operación de
anchura de reloj para dar salida a un valor TEMP de anchura de
reloj hacia el registrador 141 de anchuras de reloj. En el cual,
cada vez que el contador 14 descendente calcula un valor de anchura
de reloj, el contador 14 descendente realiza una cuenta atrás
empezando por el parámetro N múltiple hasta llegar a un valor
umbral. En esta realización, el parámetro N múltiple es 10 y el
valor umbral es O. En esta realización, el registrador 141 de
anchuras de reloj recibe el valor TEMP de anchura de reloj
procedente del contador 14 descendente y da salida al valor TEMP de
anchura de reloj hacia el contador 16 ascendente síncronamente.
Además, el contador 16 ascendente compara el
valor M de anchura de reloj con el reloj local para generar un
valor M de reloj múltiple introducido en el registrador 161 de
reloj múltiple. En el cual, cada vez que el registrador 161 de reloj
múltiple calcula un valor M de reloj múltiple, el contador 16
ascendente realiza una cuenta adelante empezando por un valor
inicial hasta el parámetro N múltiple y da salida al valor M de
reloj múltiple hacia el registrador 161 de salida de tipo
direccionador. El registrador 161 de salida de tipo direccionador se
utiliza para transmitir el valor M de reloj múltiple a un tipo
direccionador de registrador 18 de salida para darle salida hacia
el circuito externo.
Aunque la presente invención se haya explicado
en relación con su realización preferida, debe entenderse que
pueden realizarse muchas otras modificaciones y variaciones posibles
sin apartarse del espíritu y alcance de la invención tal como se
reivindica en lo sucesivo.
Claims (9)
1. Circuito contador de frecuencias de tipo
direccionador para recibir un parámetro múltiple y un reloj de
direccionamiento introducidos por un circuito externo, que emplea
una dirección de soporte físico para realizar la operación de
direccionamiento para dar salida a un valor de reloj, que
comprende:
un bus;
un controlador de adquisición de datos conectado
eléctricamente al bus para recibir una dirección y datos
procedentes del bus;
una pluralidad de clavijas de control utilizadas
para controlar una transmisión de datos del circuito contador de
frecuencias de tipo direccionador;
un registrador de entrada de tipo direccionador
empleado para guardar el parámetro múltiple de direccionamiento
introducido por el circuito externo y dar salida al parámetro
múltiple;
un contador descendente empleado para recibir el
parámetro múltiple procedente del registrador de entrada de tipo
direccionador y un reloj procedente del circuito externo para
realizar una operación de anchura de reloj para dar salida a un
valor de anchura de reloj;
un registrador de anchuras de reloj empleado
para recibir y guardar un valor de anchura de reloj procedente del
contador descendente;
un contador ascendente para recibir el valor de
anchura de reloj procedente del registrador de anchuras de reloj y
un reloj local y comparar la anchura de reloj con el reloj local
para generar un valor de reloj múltiple;
un registrador de reloj múltiple para recibir un
valor de reloj múltiple procedente del valor de reloj múltiple;
y
un registrador de salida de tipo direccionador
para recibir el valor de reloj múltiple procedente del registrador
de reloj múltiple y darle salida hacia el circuito externo.
2. Circuito según la reivindicación 1, en el que
cada vez que el contador descendente realiza una operación de valor
de anchura de reloj, el contador descendente realiza una cuenta
atrás empezando por el parámetro múltiple hasta llegar a un valor
umbral.
3. Circuito según la reivindicación 2, en el que
el valor umbral del contador descendente es 0.
4. Circuito según la reivindicación 1, en el que
cada vez que el contador ascendente realiza una operación de valor
de reloj múltiple, el contador ascendente realiza una cuenta
adelante empezando por el valor inicial hasta el parámetro múltiple
y da salida al valor de reloj múltiple hacia el registrador de
salida de tipo direccionador.
5. Circuito según la reivindicación 1, en el que
el registrador de anchuras de reloj recibe el valor de anchura de
reloj procedente del contador descendente y da salida al valor de
anchura de reloj hacia el contador ascendente síncronamente.
6. Circuito según la reivindicación 1, en el que
la pluralidad de clavijas de control comprende una clavija ALE.
7. Circuito según la reivindicación 1, en el que
la pluralidad de clavijas de control comprende una clavija NWR.
8. Circuito según la reivindicación 1, en el que
la pluralidad de clavijas de control comprende una clavija NRD.
9. Circuito según la reivindicación 1, en el que
cuando el circuito contador de frecuencias de tipo direccionador
utiliza la clavija ALE para controlar la transmisión de datos del
bus se caracteriza porque los datos del bus son una
dirección.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093117163 | 2004-06-15 | ||
| TW093117163A TWI236800B (en) | 2004-06-15 | 2004-06-15 | Addressing type frequency counter circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ES2289869A1 ES2289869A1 (es) | 2008-02-01 |
| ES2289869B2 true ES2289869B2 (es) | 2008-07-16 |
Family
ID=35505737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES200501381A Expired - Fee Related ES2289869B2 (es) | 2004-06-15 | 2005-06-09 | Circuito contador de frecuencias de tipo direccionador. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7577863B2 (es) |
| ES (1) | ES2289869B2 (es) |
| PT (1) | PT103284B (es) |
| TW (1) | TWI236800B (es) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360217A (ja) * | 1991-06-06 | 1992-12-14 | Fujitsu Ltd | カウンタの読出し方法 |
| JP2002016847A (ja) * | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | データ出力装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4303989A (en) * | 1979-07-17 | 1981-12-01 | The Singer Company | Digital data sorter external to a computer |
| JPS58115375A (ja) * | 1981-12-28 | 1983-07-09 | Yuasa Battery Co Ltd | 蓄電池残存容量計 |
| JPS6349906A (ja) * | 1986-08-20 | 1988-03-02 | Sumitomo Heavy Ind Ltd | 射出成形機の位置検出回路 |
| US4771422A (en) * | 1986-12-04 | 1988-09-13 | Itt Corporation, Defense Communications Division | Priority user protection in multiple priority switching systems |
| JPH07120938B2 (ja) * | 1987-09-30 | 1995-12-20 | 日本電気株式会社 | パルス出力装置 |
| JPH04274061A (ja) * | 1991-02-28 | 1992-09-30 | Olympus Optical Co Ltd | ディジタル信号再生装置 |
| KR0143247B1 (ko) * | 1995-02-06 | 1998-08-17 | 이민화 | 실시간 디지탈 수신집속 방법 및 장치 |
| US5842006A (en) * | 1995-09-06 | 1998-11-24 | National Instruments Corporation | Counter circuit with multiple registers for seamless signal switching |
| TWI264683B (en) * | 2004-06-15 | 2006-10-21 | Tatung Co | Addressing type coin-dropping detecting circuit |
-
2004
- 2004-06-15 TW TW093117163A patent/TWI236800B/zh not_active IP Right Cessation
-
2005
- 2005-05-24 US US11/135,356 patent/US7577863B2/en not_active Expired - Fee Related
- 2005-06-03 PT PT103284A patent/PT103284B/pt not_active IP Right Cessation
- 2005-06-09 ES ES200501381A patent/ES2289869B2/es not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360217A (ja) * | 1991-06-06 | 1992-12-14 | Fujitsu Ltd | カウンタの読出し方法 |
| JP2002016847A (ja) * | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | データ出力装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI236800B (en) | 2005-07-21 |
| ES2289869A1 (es) | 2008-02-01 |
| PT103284B (pt) | 2007-04-30 |
| PT103284A (pt) | 2006-12-29 |
| TW200541215A (en) | 2005-12-16 |
| US20050286677A1 (en) | 2005-12-29 |
| US7577863B2 (en) | 2009-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013250962A5 (es) | ||
| US10693625B2 (en) | Security processor, application processor including the same, and operating method of security processor | |
| CN105227259B (zh) | 一种m序列并行产生方法和装置 | |
| CN109889328A (zh) | 基于直接匿名证明的装置和方法 | |
| ES2289869B2 (es) | Circuito contador de frecuencias de tipo direccionador. | |
| JP2018528719A (ja) | ランダムクロック発生器 | |
| DE602006015429D1 (de) | Schaltmatrixsystem mit mehreren busarbitrierungen pro zyklus mittels arbiter mit höherer frequenz | |
| RU2500017C1 (ru) | Накапливающий сумматор по модулю | |
| Goswami et al. | LVCMOS based thermal aware energy efficient vedic multiplier design on FPGA | |
| TW201425730A (zh) | 散熱系統、轉速控制電路及其方法 | |
| Jie et al. | A 2x2 bit Vedic multiplier with different adders in 90nm CMOS technology | |
| WO2017143573A1 (zh) | 一种脉冲产生装置 | |
| Senapati et al. | Novel binary divider architecture for high speed VLSI applications | |
| Galimberti et al. | HLS-based acceleration of the BIKE post-quantum KEM on embedded-class heterogeneous SoCs | |
| Malik et al. | Unifying cordic and box-muller algorithms: An accurate and efficient gaussian random number generator | |
| Buzdar et al. | Cyclic redundancy checking (CRC) accelerator for embedded processor datapaths | |
| US9032009B2 (en) | Multiplier circuit | |
| CN104866007A (zh) | 微型计算机以及电子设备 | |
| RU2008117667A (ru) | Способ и устройство выполнения сложения, вычитания и логических операций | |
| RU2006138653A (ru) | Трансмиттер бесконтактный кодовый путевой резервируемый (бкпт-р) | |
| US7149274B2 (en) | Addressing type coin-dropping detector circuit | |
| Pandya et al. | Implement embedded controller using FPGA chip | |
| CN108241481B (zh) | 一种适用于rsa算法的部分求余乘法器设备 | |
| Tadas et al. | 64 bit divider using Vedic mathematics | |
| Phalguna et al. | RNS-To-Binary converters for New Three-moduli sets {2 k, 2 k-1, 2 k (2 k-1)+ 1} and {2 k, 2 k-1, 2 k (2 k-1)-1} |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EC2A | Search report published |
Date of ref document: 20080201 Kind code of ref document: A1 |
|
| FG2A | Definitive protection |
Ref document number: 2289869B2 Country of ref document: ES |
|
| FD2A | Announcement of lapse in spain |
Effective date: 20181010 |