JP2000299339A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000299339A JP2000299339A JP11107099A JP10709999A JP2000299339A JP 2000299339 A JP2000299339 A JP 2000299339A JP 11107099 A JP11107099 A JP 11107099A JP 10709999 A JP10709999 A JP 10709999A JP 2000299339 A JP2000299339 A JP 2000299339A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- plating film
- plating
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線パターンの側面にまで表面めっき被膜を
形成することのできる半導体装置の製造方法を提供す
る。 【解決手段】 電極端子の表面と保護膜４上に、第１の
金属膜（チタン）６と第２の金属膜７を順次形成し、さ
らに溝部８ｂを有するレジストパターン８ａを形成す
る。溝部８ｂから露出する第２の金属膜７上に配線パタ
ーン用のめっき被膜９を形成し、レジストパターン８ａ
を除去して第２の金属膜７をエッチングして除去し、め
っき被膜９の表面と第２、第１の金属膜７，６の表面
に、第１の金属膜６との密着性よりもめっき被膜９およ
び第２の金属膜７との密着性に優れた金属からなる表面
めっき被膜１０を形成する。表面めっき被膜１０の表面
に粘着性テープを貼着・剥離して第１の金属膜６上の表
面めっき被膜１０を除去し、表面めっき被膜１０をマス
クとして第１の金属膜６をエッチングして除去する。
形成することのできる半導体装置の製造方法を提供す
る。 【解決手段】 電極端子の表面と保護膜４上に、第１の
金属膜（チタン）６と第２の金属膜７を順次形成し、さ
らに溝部８ｂを有するレジストパターン８ａを形成す
る。溝部８ｂから露出する第２の金属膜７上に配線パタ
ーン用のめっき被膜９を形成し、レジストパターン８ａ
を除去して第２の金属膜７をエッチングして除去し、め
っき被膜９の表面と第２、第１の金属膜７，６の表面
に、第１の金属膜６との密着性よりもめっき被膜９およ
び第２の金属膜７との密着性に優れた金属からなる表面
めっき被膜１０を形成する。表面めっき被膜１０の表面
に粘着性テープを貼着・剥離して第１の金属膜６上の表
面めっき被膜１０を除去し、表面めっき被膜１０をマス
クとして第１の金属膜６をエッチングして除去する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関する。
法に関する。
【０００２】
【従来の技術】昨今、半導体素子をパッケージングした
半導体装置を用いずに、ベアチップ（半導体素子）のま
ま実装基板に実装することもなされている。この場合、
ベアチップに形成されたパッド（電極端子）に接続する
配線パターンをベアチップの電極端子形成面に形成し、
この配線パターンの適所に、実装基板側のパッド（接続
端子）位置に一致するように接合用の金属バンプを形成
して、実装基板への実装を可能にしている。
半導体装置を用いずに、ベアチップ（半導体素子）のま
ま実装基板に実装することもなされている。この場合、
ベアチップに形成されたパッド（電極端子）に接続する
配線パターンをベアチップの電極端子形成面に形成し、
この配線パターンの適所に、実装基板側のパッド（接続
端子）位置に一致するように接合用の金属バンプを形成
して、実装基板への実装を可能にしている。
【０００３】図９〜図１２は、ベアチップ上への上記配
線パターンの形成工程の一例を示す。図１２において、
１はベアチップであり、ベアチップの電極端子形成面に
所要の配線パターンが形成してある。２はベアチップ１
の表面に露出して形成されたアルミニウムからなるパッ
ド（電極端子）である。３はSiO2膜等からなるパッシベ
ーション膜、４はパッシベーション膜３を覆って形成さ
れたポリイミド樹脂からなる保護膜である。
線パターンの形成工程の一例を示す。図１２において、
１はベアチップであり、ベアチップの電極端子形成面に
所要の配線パターンが形成してある。２はベアチップ１
の表面に露出して形成されたアルミニウムからなるパッ
ド（電極端子）である。３はSiO2膜等からなるパッシベ
ーション膜、４はパッシベーション膜３を覆って形成さ
れたポリイミド樹脂からなる保護膜である。
【０００４】まず、図９に示すように、ベアチップ１の
パッド２が形成された側の全面に、すなわち、保護膜４
およびパッド２の表面にスパッタリングにより、チタン
若しくはクロムからなる第１の金属膜６を形成する。さ
らに第１の金属膜６上にスパッタリングにより銅からな
る第２の金属膜７を形成する。ここで、第１の金属膜６
は、第１にアルミニウムからなるパッド（電極端子）２
表面を被覆することにより第２の金属膜（銅）７がアル
ミニウム中へ拡散するのを防止する作用をもち、第２に
下層の保護膜４との密着性がよいことが重要である。こ
のような点から、第１の金属膜６にはクロム若しくはチ
タンが好適である。次いで、第２の金属膜７上に感光性
レジスト層８を形成し、公知のフォトリソグラフィー法
により、形成すべき配線パターンに対応する溝部８ｂが
形成されたレジストパターン８ａを形成する。
パッド２が形成された側の全面に、すなわち、保護膜４
およびパッド２の表面にスパッタリングにより、チタン
若しくはクロムからなる第１の金属膜６を形成する。さ
らに第１の金属膜６上にスパッタリングにより銅からな
る第２の金属膜７を形成する。ここで、第１の金属膜６
は、第１にアルミニウムからなるパッド（電極端子）２
表面を被覆することにより第２の金属膜（銅）７がアル
ミニウム中へ拡散するのを防止する作用をもち、第２に
下層の保護膜４との密着性がよいことが重要である。こ
のような点から、第１の金属膜６にはクロム若しくはチ
タンが好適である。次いで、第２の金属膜７上に感光性
レジスト層８を形成し、公知のフォトリソグラフィー法
により、形成すべき配線パターンに対応する溝部８ｂが
形成されたレジストパターン８ａを形成する。
【０００５】次に、図１０に示すように、レジストパタ
ーン８ａをマスクとして、溝部８ｂの底面に露出する第
２の金属膜７上に電解銅めっき被膜９を形成し、さら
に、その上面に表面めっき被膜を構成する電解ニッケル
めっき被膜１０を形成し、さらにその上面に表面めっき
被膜を構成する電解金めっき被膜１１を形成する。そし
て図１１に示すように、レジストパターン８ａを除去
し、さらに第２の金属膜７および第１の金属膜６をエッ
チングにより除去してベアチップ１上にパッド２に電気
的に接続する配線パターン１２を形成する。そして、配
線パターン１２の適所にはんだボールにより実装基板へ
の接続用の外部接続端子１３を形成して半導体装置１５
（図１２）に完成される。なお、外部接続端子１３の一
例として図１２でははんだバンプを示したが、図１３に
示すように、側面形状がＳ字状に折曲された金ワイヤ１
３ａで構成される外部接続端子１３もある。図１３の外
部接続端子１３の場合には、補強の意味で金ワイヤ１３
ａの表面はニッケル−コバルト合金めっき被膜１３ｂで
覆われている。
ーン８ａをマスクとして、溝部８ｂの底面に露出する第
２の金属膜７上に電解銅めっき被膜９を形成し、さら
に、その上面に表面めっき被膜を構成する電解ニッケル
めっき被膜１０を形成し、さらにその上面に表面めっき
被膜を構成する電解金めっき被膜１１を形成する。そし
て図１１に示すように、レジストパターン８ａを除去
し、さらに第２の金属膜７および第１の金属膜６をエッ
チングにより除去してベアチップ１上にパッド２に電気
的に接続する配線パターン１２を形成する。そして、配
線パターン１２の適所にはんだボールにより実装基板へ
の接続用の外部接続端子１３を形成して半導体装置１５
（図１２）に完成される。なお、外部接続端子１３の一
例として図１２でははんだバンプを示したが、図１３に
示すように、側面形状がＳ字状に折曲された金ワイヤ１
３ａで構成される外部接続端子１３もある。図１３の外
部接続端子１３の場合には、補強の意味で金ワイヤ１３
ａの表面はニッケル−コバルト合金めっき被膜１３ｂで
覆われている。
【０００６】チタン若しくはクロムからなる第１の金属
膜６は、上層の銅層７、９とアルミニウム製のパッド２
との拡散を防止して密着性を良好にするためのバリアー
層として、さらにはポリイミド製の保護膜４との密着性
を向上させるよう機能し、また銅の第２の金属膜７は配
線パターンとなる銅めっき被膜９を電解めっきにより形
成する際の下地層として機能する。もちろん、第１およ
び第２の金属膜６、７は電解めっきの際の通電層として
も機能する。なお、上記の従来例では単体のベアチップ
で示したが、実際には、ベアチップが複数個形成された
ウェハーの段階で上記配線パターンの形成が行われ、そ
の後単体のチップに分離される。
膜６は、上層の銅層７、９とアルミニウム製のパッド２
との拡散を防止して密着性を良好にするためのバリアー
層として、さらにはポリイミド製の保護膜４との密着性
を向上させるよう機能し、また銅の第２の金属膜７は配
線パターンとなる銅めっき被膜９を電解めっきにより形
成する際の下地層として機能する。もちろん、第１およ
び第２の金属膜６、７は電解めっきの際の通電層として
も機能する。なお、上記の従来例では単体のベアチップ
で示したが、実際には、ベアチップが複数個形成された
ウェハーの段階で上記配線パターンの形成が行われ、そ
の後単体のチップに分離される。
【０００７】
【発明が解決しようとする課題】上記従来の半導体装置
１５では、ベアチップ１上に形成する配線パターン１２
が、電解銅めっきにより所要の厚さに形成されるので好
適である。しかしながら一方、上記製造方法の制約か
ら、レジストパターン８ａを除去すると配線パターン１
２の側面が露出し（図１１参照）、銅めっき被膜９の側
面が剥き出しになるため、銅の酸化、マイグレーション
などの不良が発生しやすいという課題がある。
１５では、ベアチップ１上に形成する配線パターン１２
が、電解銅めっきにより所要の厚さに形成されるので好
適である。しかしながら一方、上記製造方法の制約か
ら、レジストパターン８ａを除去すると配線パターン１
２の側面が露出し（図１１参照）、銅めっき被膜９の側
面が剥き出しになるため、銅の酸化、マイグレーション
などの不良が発生しやすいという課題がある。
【０００８】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、配線パ
ターンの側面にまで表面めっき被膜を形成することので
きる半導体装置の製造方法を提供するにある。
なされたものであり、その目的とするところは、配線パ
ターンの側面にまで表面めっき被膜を形成することので
きる半導体装置の製造方法を提供するにある。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る半
導体装置の製造方法では、半導体素子の電極端子形成面
に、電極端子が露出するように絶縁性の保護膜が形成さ
れると共に、該保護膜上に前記電極端子と電気的に接続
する配線パターンが形成された半導体装置の製造方法に
おいて、前記保護膜から露出する電極端子の表面および
前記保護膜上に、チタン若しくはクロムからなる第１の
金属膜を形成する工程と、該第１の金属膜上に配線パタ
ーンの下地層となる第２の金属膜を形成する工程と、該
第２の金属膜上に、形成すべき配線パターンの部位のレ
ジストを除去して前記第２の金属膜が底面に露出した溝
部を有するレジストパターンを形成する工程と、該レジ
ストパターンをマスクとして、前記溝部の底面に露出す
る前記第２の金属膜上に電解めっきにより配線パターン
となるめっき被膜を形成する第１のめっき工程と、前記
レジストパターンを除去することにより露出する前記第
２の金属膜部分をエッチングして除去する工程と、前記
配線パターンとなるめっき被膜の表面とその下層の前記
第２の金属膜と前記第１の金属膜の表面に、該第１の金
属膜との密着性よりも前記配線パターンとなるめっき被
膜および前記第２の金属膜との密着性に優れた金属から
なる表面めっき被膜を形成する第２のめっき工程と、該
表面めっき被膜の表面に粘着性を有するテープを貼着し
て、該テープを剥離することによって、前記第１の金属
膜上に被着された前記表面めっき被膜部分を除去する工
程と、前記表面めっき被膜をマスクとして、前記表面め
っき被膜部分を除去することにより露出する前記第１の
金属膜部分をエッチングして除去する工程とを具備する
ことを特徴とする。
するため次の構成を備える。すなわち、本発明に係る半
導体装置の製造方法では、半導体素子の電極端子形成面
に、電極端子が露出するように絶縁性の保護膜が形成さ
れると共に、該保護膜上に前記電極端子と電気的に接続
する配線パターンが形成された半導体装置の製造方法に
おいて、前記保護膜から露出する電極端子の表面および
前記保護膜上に、チタン若しくはクロムからなる第１の
金属膜を形成する工程と、該第１の金属膜上に配線パタ
ーンの下地層となる第２の金属膜を形成する工程と、該
第２の金属膜上に、形成すべき配線パターンの部位のレ
ジストを除去して前記第２の金属膜が底面に露出した溝
部を有するレジストパターンを形成する工程と、該レジ
ストパターンをマスクとして、前記溝部の底面に露出す
る前記第２の金属膜上に電解めっきにより配線パターン
となるめっき被膜を形成する第１のめっき工程と、前記
レジストパターンを除去することにより露出する前記第
２の金属膜部分をエッチングして除去する工程と、前記
配線パターンとなるめっき被膜の表面とその下層の前記
第２の金属膜と前記第１の金属膜の表面に、該第１の金
属膜との密着性よりも前記配線パターンとなるめっき被
膜および前記第２の金属膜との密着性に優れた金属から
なる表面めっき被膜を形成する第２のめっき工程と、該
表面めっき被膜の表面に粘着性を有するテープを貼着し
て、該テープを剥離することによって、前記第１の金属
膜上に被着された前記表面めっき被膜部分を除去する工
程と、前記表面めっき被膜をマスクとして、前記表面め
っき被膜部分を除去することにより露出する前記第１の
金属膜部分をエッチングして除去する工程とを具備する
ことを特徴とする。
【００１０】これによれば、電解めっき被膜を表面に被
着することが困難なチタンやクロムからなる第１の金属
膜上に被着された表面めっき被膜部分はテープの粘着力
によってテープを剥離した際にテープと共に第１の金属
膜の表面から剥離される。一方、第２の金属膜と配線パ
ターンとなるめっき被膜の表面、つまり第２の金属膜と
配線パターンとなるめっき被膜の側面および配線パター
ンとなるめっき被膜の上面に形成された表面めっき被膜
は剥離されずに残る。よって、その後表面めっき被膜を
マスクとして保護膜上に露出している第１の金属膜をエ
ッチングして除去することによって、側面にまで表面め
っき被膜が形成された配線パターンを製造できる。ま
た、前記第２の金属膜を銅またはニッケルにより形成す
ることができる。前記表面めっき被膜をニッケルにより
形成することができる。また、ニッケルにより形成され
た表面めんき被膜の表面に、金めっき被膜またはパラジ
ウムめっき被膜を形成することができる。前記第１およ
び第２の金属膜をスパッタリングにより形成することが
できる。また、前記保護膜をポリイミド樹脂で形成する
ことができる。
着することが困難なチタンやクロムからなる第１の金属
膜上に被着された表面めっき被膜部分はテープの粘着力
によってテープを剥離した際にテープと共に第１の金属
膜の表面から剥離される。一方、第２の金属膜と配線パ
ターンとなるめっき被膜の表面、つまり第２の金属膜と
配線パターンとなるめっき被膜の側面および配線パター
ンとなるめっき被膜の上面に形成された表面めっき被膜
は剥離されずに残る。よって、その後表面めっき被膜を
マスクとして保護膜上に露出している第１の金属膜をエ
ッチングして除去することによって、側面にまで表面め
っき被膜が形成された配線パターンを製造できる。ま
た、前記第２の金属膜を銅またはニッケルにより形成す
ることができる。前記表面めっき被膜をニッケルにより
形成することができる。また、ニッケルにより形成され
た表面めんき被膜の表面に、金めっき被膜またはパラジ
ウムめっき被膜を形成することができる。前記第１およ
び第２の金属膜をスパッタリングにより形成することが
できる。また、前記保護膜をポリイミド樹脂で形成する
ことができる。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１〜図８は半
導体装置の製造方法を示す。なお、最終的なめっき構成
自体は図１２に示すものと同じであるので、同じ部材は
同一符号をもって示す。すなわち、１はシリコン等から
なるベアチップであり、ベアチップ１の電極端子形成面
に所要の能動素子および配線パターンが形成してある。
２はベアチップ１の表面に露出して形成されたアルミニ
ウムからなるパッド（電極端子）である。３はSiO2膜等
からなるパッシベーション膜、４はパッシベーション膜
３を覆って形成されたポリイミド樹脂等の絶縁性材料か
らなる保護膜である。
を添付図面に基づいて詳細に説明する。図１〜図８は半
導体装置の製造方法を示す。なお、最終的なめっき構成
自体は図１２に示すものと同じであるので、同じ部材は
同一符号をもって示す。すなわち、１はシリコン等から
なるベアチップであり、ベアチップ１の電極端子形成面
に所要の能動素子および配線パターンが形成してある。
２はベアチップ１の表面に露出して形成されたアルミニ
ウムからなるパッド（電極端子）である。３はSiO2膜等
からなるパッシベーション膜、４はパッシベーション膜
３を覆って形成されたポリイミド樹脂等の絶縁性材料か
らなる保護膜である。
【００１２】図１は、図９と同じである。すなわち、ま
ず、ベアチップ１のパッド２が形成された側（電極端子
形成面）の全面に、すなわち、保護膜４上および保護膜
４から露出するパッド２の表面にスパッタリングによ
り、チタン若しくはクロムからなる第１の金属膜６を形
成する。第１の金属膜６の膜厚は、０．０５ミクロン程
度でよい。さらに第１の金属膜６上に、スパッタリング
により、配線パターンの下地層となる銅からなる第２の
金属膜７を形成する。また、ニッケルで第２の金属膜７
を形成することも考えられる。第２の金属膜７の膜厚
は、０．１ミクロン程度でよい。次いで、第２の金属膜
７上に感光性レジスト層８を形成し、公知のフォトリソ
グラフィー法により、形成すべき配線パターンの部位の
レジストを除去して、第２の金属膜７が底面に露出した
溝部８ｂを有するレジストパターン８ａを第２の金属膜
７上に形成する。
ず、ベアチップ１のパッド２が形成された側（電極端子
形成面）の全面に、すなわち、保護膜４上および保護膜
４から露出するパッド２の表面にスパッタリングによ
り、チタン若しくはクロムからなる第１の金属膜６を形
成する。第１の金属膜６の膜厚は、０．０５ミクロン程
度でよい。さらに第１の金属膜６上に、スパッタリング
により、配線パターンの下地層となる銅からなる第２の
金属膜７を形成する。また、ニッケルで第２の金属膜７
を形成することも考えられる。第２の金属膜７の膜厚
は、０．１ミクロン程度でよい。次いで、第２の金属膜
７上に感光性レジスト層８を形成し、公知のフォトリソ
グラフィー法により、形成すべき配線パターンの部位の
レジストを除去して、第２の金属膜７が底面に露出した
溝部８ｂを有するレジストパターン８ａを第２の金属膜
７上に形成する。
【００１３】次に図２に示すように、レジストパターン
８ａをマスクとして、溝部８ｂの底面に露出する第２の
金属膜７上に、配線パターンとなるめっき被膜である電
解銅めっき被膜９を所要厚さ形成する（第１のめっき工
程）。電解銅めっき被膜９の膜厚は、５〜６ミクロン程
度である。その後、図３に示すように、本実施の形態で
は、この段階でレジストパターン８ａを除去する。さら
に図４に示すように、レジストパターン８ａを除去する
ことにより露出する銅からなる第２の金属膜７部分をエ
ッチングして除去する。その際、エッチング液により銅
めっき被膜９も若干浸食されるが、第２の金属膜７は
０．１ミクロン程度と極めて薄いものであるため、銅め
っき被膜９の厚さには影響しない。
８ａをマスクとして、溝部８ｂの底面に露出する第２の
金属膜７上に、配線パターンとなるめっき被膜である電
解銅めっき被膜９を所要厚さ形成する（第１のめっき工
程）。電解銅めっき被膜９の膜厚は、５〜６ミクロン程
度である。その後、図３に示すように、本実施の形態で
は、この段階でレジストパターン８ａを除去する。さら
に図４に示すように、レジストパターン８ａを除去する
ことにより露出する銅からなる第２の金属膜７部分をエ
ッチングして除去する。その際、エッチング液により銅
めっき被膜９も若干浸食されるが、第２の金属膜７は
０．１ミクロン程度と極めて薄いものであるため、銅め
っき被膜９の厚さには影響しない。
【００１４】次に図５に示すように、第１の金属膜６を
給電層として、第１の金属膜６の表面、配線パターンと
なる銅めっき被膜９の表面（銅めっき被膜９の上面と側
面）およびその下層の第２の金属膜７の表面（第２の金
属膜７の側面）に、第１の金属膜６との密着性よりも配
線パターンとなる電解銅めっき被膜９および第２の金属
膜７との密着性に優れた金属からなる表面めっき被膜１
０を形成する。具体的には表面めっき被膜１０はニッケ
ルで形成する。そして、さらに表面めっき被膜１０の表
面に、金めっき被膜１１を形成する（表面めっき被膜を
形成する第２のめっき工程) 。なお、この金めっき被膜
１１に代えてパラジウムめっき被膜を形成してもよい
し、パラジウムめっき被膜（０．１ミクロン〜０．５ミ
クロン程度）の上層に、０．００１ミクロン〜０．１ミ
クロン程度の極めて薄い金めっき被膜を形成してもよ
い。この電解めっきの際、第１の金属膜６を構成するチ
タンやクロムの膜は高抵抗で、表面は極めて酸化されや
すい。そしてこの酸化膜は、ニッケルめっき被膜１０を
形成する際の前処理によっても容易に除去されない。し
たがって、表面に電流が流れにくいため、基本的にはめ
っきをしても表面に電解めっき被膜を所望の密着性を保
ちながら均一の厚さに形成することは困難である。しか
しながら、常に第１の金属膜６の表面に電解めっき被膜
が形成されないという訳ではなく、めっき条件によって
は電解めっき被膜が被着される場合もあるが、この場合
でも第１の金属膜６と電解めっき被膜（本実施の形態で
はニッケルめっき被膜１０）との間の界面の密着性は非
常に悪い、つまり電解めっき被膜は第１の金属膜６から
非常に剥離し易いという特性がある。この特性を利用す
るのが本願の特徴点である。
給電層として、第１の金属膜６の表面、配線パターンと
なる銅めっき被膜９の表面（銅めっき被膜９の上面と側
面）およびその下層の第２の金属膜７の表面（第２の金
属膜７の側面）に、第１の金属膜６との密着性よりも配
線パターンとなる電解銅めっき被膜９および第２の金属
膜７との密着性に優れた金属からなる表面めっき被膜１
０を形成する。具体的には表面めっき被膜１０はニッケ
ルで形成する。そして、さらに表面めっき被膜１０の表
面に、金めっき被膜１１を形成する（表面めっき被膜を
形成する第２のめっき工程) 。なお、この金めっき被膜
１１に代えてパラジウムめっき被膜を形成してもよい
し、パラジウムめっき被膜（０．１ミクロン〜０．５ミ
クロン程度）の上層に、０．００１ミクロン〜０．１ミ
クロン程度の極めて薄い金めっき被膜を形成してもよ
い。この電解めっきの際、第１の金属膜６を構成するチ
タンやクロムの膜は高抵抗で、表面は極めて酸化されや
すい。そしてこの酸化膜は、ニッケルめっき被膜１０を
形成する際の前処理によっても容易に除去されない。し
たがって、表面に電流が流れにくいため、基本的にはめ
っきをしても表面に電解めっき被膜を所望の密着性を保
ちながら均一の厚さに形成することは困難である。しか
しながら、常に第１の金属膜６の表面に電解めっき被膜
が形成されないという訳ではなく、めっき条件によって
は電解めっき被膜が被着される場合もあるが、この場合
でも第１の金属膜６と電解めっき被膜（本実施の形態で
はニッケルめっき被膜１０）との間の界面の密着性は非
常に悪い、つまり電解めっき被膜は第１の金属膜６から
非常に剥離し易いという特性がある。この特性を利用す
るのが本願の特徴点である。
【００１５】次に、図６に示すように、表面めっき被膜
１０の表面に施した金めっき被膜１１の表面に粘着性を
有する絶縁性テープ（以下、単にテープと言う）１６を
貼着する。このテープ１６は、フィルム状基材１６ａと
その表面に略一定の厚さで塗布された粘着剤層１６ｂと
から構成される。そして、この粘着剤層１６ｂは柔軟性
に富み、かつ配線パターンを形成する電解銅めっき被膜
９の膜厚（約５〜６ミクロン）に比べて十分に厚い。よ
って、電解銅めっき被膜９相互間に生ずる隙間にも十分
に入り込んで、電解銅めっき被膜９間に露出するニッケ
ルめっき被膜１０の表面に被着した金めっき被膜１１の
表面とも接触する。そしてこのテープ１６を剥離する
と、図７に示すように、第１の金属膜６上に被着したニ
ッケルめっき被膜（表面めっき被膜）１０部分とその上
層の金めっき被膜１１部分は、テープ１６の粘着剤層１
６ｂに金めっき被膜１１が接着された状態でテープ１６
と共に剥離される。従って、金めっき被膜１１とニッケ
ルめっき被膜１０は配線パターンの下地層としての第２
の金属膜７の表面（第２の金属膜７の側面）および配線
パターンとなる電解銅めっき被膜９の表面（銅めっき被
膜９の上面と側面）にのみ被着した状態となる。
１０の表面に施した金めっき被膜１１の表面に粘着性を
有する絶縁性テープ（以下、単にテープと言う）１６を
貼着する。このテープ１６は、フィルム状基材１６ａと
その表面に略一定の厚さで塗布された粘着剤層１６ｂと
から構成される。そして、この粘着剤層１６ｂは柔軟性
に富み、かつ配線パターンを形成する電解銅めっき被膜
９の膜厚（約５〜６ミクロン）に比べて十分に厚い。よ
って、電解銅めっき被膜９相互間に生ずる隙間にも十分
に入り込んで、電解銅めっき被膜９間に露出するニッケ
ルめっき被膜１０の表面に被着した金めっき被膜１１の
表面とも接触する。そしてこのテープ１６を剥離する
と、図７に示すように、第１の金属膜６上に被着したニ
ッケルめっき被膜（表面めっき被膜）１０部分とその上
層の金めっき被膜１１部分は、テープ１６の粘着剤層１
６ｂに金めっき被膜１１が接着された状態でテープ１６
と共に剥離される。従って、金めっき被膜１１とニッケ
ルめっき被膜１０は配線パターンの下地層としての第２
の金属膜７の表面（第２の金属膜７の側面）および配線
パターンとなる電解銅めっき被膜９の表面（銅めっき被
膜９の上面と側面）にのみ被着した状態となる。
【００１６】次に図８に示すように、表面めっき被膜１
０をマスクとして、表面めっき被膜１０部分を除去する
ことにより露出する第１の金属膜６部分をエッチングに
より除去し、側面全体も表面めっき被膜１０に覆われた
配線パターン１２を形成することができる。本願では、
特に配線パターン１２となる電解銅めっき被膜９と共に
その下地層となる第２の金属膜７の側面も表面めっき被
膜で覆われるため、電解銅めっき被膜９の酸化やマイグ
レーションなどの不良の発生を非常に低く抑えることが
できる。最後に図１２や図１３に示すように、配線パタ
ーン１２の適所にはんだボールまたはボンディングワイ
ヤ等により外部接続端子１３を形成することにより半導
体装置１５とすることができる。
０をマスクとして、表面めっき被膜１０部分を除去する
ことにより露出する第１の金属膜６部分をエッチングに
より除去し、側面全体も表面めっき被膜１０に覆われた
配線パターン１２を形成することができる。本願では、
特に配線パターン１２となる電解銅めっき被膜９と共に
その下地層となる第２の金属膜７の側面も表面めっき被
膜で覆われるため、電解銅めっき被膜９の酸化やマイグ
レーションなどの不良の発生を非常に低く抑えることが
できる。最後に図１２や図１３に示すように、配線パタ
ーン１２の適所にはんだボールまたはボンディングワイ
ヤ等により外部接続端子１３を形成することにより半導
体装置１５とすることができる。
【００１７】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、チタン若しくはクロムからなる第１の金属膜の表
面に形成された表面めっき被膜はテープの粘着力によっ
てテープを剥離した際にテープと共に第１の金属膜の表
面から剥離され、第２の金属膜と配線パターンとなるめ
っき被膜の表面、つまり第２の金属膜と配線パターンと
なるめっき被膜の側面および配線パターンとなるめっき
被膜の上面に形成された表面めっき被膜は残る。よっ
て、その後表面めっき被膜をマスクとして保護膜上に露
出している第１の金属膜をエッチングして除去すること
によって、側面にまで表面めっき被膜が形成された配線
パターンを製造できる。
れば、チタン若しくはクロムからなる第１の金属膜の表
面に形成された表面めっき被膜はテープの粘着力によっ
てテープを剥離した際にテープと共に第１の金属膜の表
面から剥離され、第２の金属膜と配線パターンとなるめ
っき被膜の表面、つまり第２の金属膜と配線パターンと
なるめっき被膜の側面および配線パターンとなるめっき
被膜の上面に形成された表面めっき被膜は残る。よっ
て、その後表面めっき被膜をマスクとして保護膜上に露
出している第１の金属膜をエッチングして除去すること
によって、側面にまで表面めっき被膜が形成された配線
パターンを製造できる。
【図１】ベアチップ上にレジストパターンを形成した状
態の説明図である。
態の説明図である。
【図２】レジストパターンの溝部内に銅めっき被膜を形
成した状態の説明図である。
成した状態の説明図である。
【図３】レジストパターンを除去した状態の説明図であ
る。
る。
【図４】第２の被膜を除去した状態の説明図である。
【図５】表面めっき被膜を形成した状態の説明図であ
る。
る。
【図６】表面めっき被膜の表面に粘着性のテープを張り
付けた状態の説明図である。
付けた状態の説明図である。
【図７】図６のテープを剥離して、第１の金属膜の表面
に被着した表面めっき被膜を剥離した状態の説明図であ
る。
に被着した表面めっき被膜を剥離した状態の説明図であ
る。
【図８】第１の金属膜を除去した状態の説明図である。
【図９】ベアチップ上にレジストパターンを形成した状
態の説明図である。
態の説明図である。
【図１０】ニッケル/ 金めっき被膜を形成した状態の説
明図である。
明図である。
【図１１】レジストパターンを除去した状態の説明図で
ある。
ある。
【図１２】バンプ形状の外部接続端子を有する半導体装
置の部分断面説明図である。
置の部分断面説明図である。
【図１３】Ｓ字型の金属ワイヤで形成された外部接続端
子を有する半導体装置の部分断面説明図である。
子を有する半導体装置の部分断面説明図である。
１ ベアチップ ２ パッド ３ パッシベーション膜 ４ 保護膜 ６ 第１の金属膜 ７ 第２の金属膜 ８ 感光性レジスト層 ８ａ レジストパターン ８ｂ 溝部 ９ 銅めっき被膜 １０ ニッケルめっき被膜 １１ 金めっき被膜 １２ 配線パターン １３ 外部接続端子 １５ 半導体装置
Claims (6)
- 【請求項１】 半導体素子の電極端子形成面に、電極端
子が露出するように絶縁性の保護膜が形成されると共
に、該保護膜上に前記電極端子と電気的に接続する配線
パターンが形成された半導体装置の製造方法において、 前記保護膜から露出する電極端子の表面および前記保護
膜上に、チタン若しくはクロムからなる第１の金属膜を
形成する工程と、 該第１の金属膜上に配線パターンの下地層となる第２の
金属膜を形成する工程と、 該第２の金属膜上に、形成すべき配線パターンの部位の
レジストを除去して前記第２の金属膜が底面に露出した
溝部を有するレジストパターンを形成する工程と、 該レジストパターンをマスクとして、前記溝部の底面に
露出する前記第２の金属膜上に電解めっきにより配線パ
ターンとなるめっき被膜を形成する第１のめっき工程
と、 前記レジストパターンを除去することにより露出する前
記第２の金属膜部分をエッチングして除去する工程と、 前記配線パターンとなるめっき被膜の表面とその下層の
前記第２の金属膜と前記第１の金属膜の表面に、該第１
の金属膜との密着性よりも前記配線パターンとなるめっ
き被膜および前記第２の金属膜との密着性に優れた金属
からなる表面めっき被膜を形成する第２のめっき工程
と、 該表面めっき被膜の表面に粘着性を有するテープを貼着
して、該テープを剥離することによって、前記第１の金
属膜上に被着された前記表面めっき被膜部分を除去する
工程と、 前記表面めっき被膜をマスクとして、前記表面めっき被
膜部分を除去することにより露出する前記第１の金属膜
部分をエッチングして除去する工程とを具備することを
特徴とする半導体装置の製造方法。 - 【請求項２】 前記第２の金属膜が銅またはニッケルか
らなることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 前記表面めっき被膜がニッケルからなる
ことを特徴とする請求項２記載の半導体装置の製造方
法。 - 【請求項４】 前記表面めっき被膜の表面に、金めっき
被膜またはパラジウムめっき被膜を形成することを特徴
とする請求項３記載の半導体装置の製造方法。 - 【請求項５】 前記第１および第２の金属膜をスパッタ
リングにより形成することを特徴とする請求項１、２、
３または４記載の半導体装置の製造方法。 - 【請求項６】 前記保護膜がポリイミド樹脂からなるこ
とを特徴とする請求項１、２、３、４または５記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11107099A JP2000299339A (ja) | 1999-04-14 | 1999-04-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11107099A JP2000299339A (ja) | 1999-04-14 | 1999-04-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299339A true JP2000299339A (ja) | 2000-10-24 |
Family
ID=14450444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11107099A Pending JP2000299339A (ja) | 1999-04-14 | 1999-04-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000299339A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005321A (ja) * | 2004-05-18 | 2006-01-05 | Sony Corp | 凸型電極およびその製造方法 |
| US7135770B2 (en) | 2002-02-07 | 2006-11-14 | Nec Corporation | Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection |
| JP2008205239A (ja) * | 2007-02-21 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008270816A (ja) * | 2007-04-20 | 2008-11-06 | Samsung Electronics Co Ltd | 均一な無電解メッキ厚さを得ることができる半導体素子の製造方法 |
| US7685706B2 (en) | 2005-07-08 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd | Method of manufacturing a semiconductor device |
| JP2010171386A (ja) * | 2008-12-26 | 2010-08-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US8698697B2 (en) | 2007-06-12 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1999
- 1999-04-14 JP JP11107099A patent/JP2000299339A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135770B2 (en) | 2002-02-07 | 2006-11-14 | Nec Corporation | Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection |
| US7268438B2 (en) | 2002-02-07 | 2007-09-11 | Nec Corporation | Semiconductor element including a wet prevention film |
| US7449406B2 (en) | 2002-02-07 | 2008-11-11 | Nec Corporation | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same |
| US7749888B2 (en) | 2002-02-07 | 2010-07-06 | Nec Corporation | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same |
| JP2006005321A (ja) * | 2004-05-18 | 2006-01-05 | Sony Corp | 凸型電極およびその製造方法 |
| US7685706B2 (en) | 2005-07-08 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd | Method of manufacturing a semiconductor device |
| US9155204B2 (en) | 2005-07-08 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a wiring board |
| JP2008205239A (ja) * | 2007-02-21 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008270816A (ja) * | 2007-04-20 | 2008-11-06 | Samsung Electronics Co Ltd | 均一な無電解メッキ厚さを得ることができる半導体素子の製造方法 |
| US8698697B2 (en) | 2007-06-12 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9935363B2 (en) | 2007-06-12 | 2018-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2010171386A (ja) * | 2008-12-26 | 2010-08-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6248962B1 (en) | Electrically conductive projections of the same material as their substrate | |
| JP3398609B2 (ja) | 半導体装置 | |
| US6989291B2 (en) | Method for manufacturing circuit devices | |
| JP2001093928A (ja) | 半導体装置及びその製造方法 | |
| TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JP2000299339A (ja) | 半導体装置の製造方法 | |
| JP2784122B2 (ja) | 半導体装置の製法 | |
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| US20210210419A1 (en) | Quad Flat No-Lead Package with Wettable Flanges | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JP2736247B2 (ja) | 半導体装置の製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JP2777345B2 (ja) | 半導体装置 | |
| JPH10321754A (ja) | 半導体装置 | |
| KR100385165B1 (ko) | 반도체 패키지와 이의 제조방법 | |
| JP3028413B1 (ja) | 電子回路装置 |